亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

小車(chē)導(dǎo)航

  • 基于FPGA組的ASIC邏輯驗證技術研究

    隨著ASIC設計規模的增長,功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求,基于FPGA組的原型驗證方法能有效縮短系統的開發周期,可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長,單芯片已無法容納整個設計,所以常常需要對設計進行邏輯分割,將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究,提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比,該結構能提供更多的互連通道,可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足,提出并實現了基于設計模塊的邏輯分割算法,該算法有三個重要特征:1)基于設計代碼;2)以模塊作為邏輯分割的最小單位;3)使用模塊資源信息指導邏輯分割過程,避免了設計分割過程的盲目性,簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究,提出了兩種基于不同任務分配策略的并行分割算法,并對其進行了模擬和性能分析;驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構,使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明,使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證,不但能顯著提高芯片間互連路徑的利用率,而且能給邏輯分割乃至整個驗證過程提供更好的支持,滿足現在和將來大規模ASIC邏輯驗證的需求。

    標簽: FPGA ASIC 邏輯 驗證技術

    上傳時間: 2013-06-12

    上傳用戶:極客

  • 基于DSP+FPGA的小波變換實時圖像處理系統設計

      本課題設計和完成了一套基于DSP+FPGA結構的小波變換實時圖像處理系統。采用小波算法對圖像進行邊緣提取、圖像增強、圖像融合等處理,并在ADSP-BF535上實現了小波算法,分析了其運行小波算法的性能。圖像處理的數據量比較大,而且運算比較復雜,DSP的特殊結構和性能很好地滿足了系統實現的需要,而FPGA的高速性和靈活性也滿足了系統實時性和穩定性的需要,所以采用DSP+FPGA來實現圖像處理系統是可靠的,也是可行的。系統的硬件設計以DSP和FPGA為平臺,DSP實現算法、管理系統運行、并實現了系統的自啟動;FPGA實現一些接口、時序控制等,簡化了外圍電路,提高了系統的可靠性。結果表明,在ADSP-BF535上實現小波算法,效果良好,而且滿足系統實時性的要求。最后,總結了系統的設計和調試經驗,對調試時遇到的一些問題進行了分析。

    標簽: FPGA DSP 小波變換 實時圖像

    上傳時間: 2013-04-24

    上傳用戶:Kecpolo

  • 采用FPGA實現基于ATCA架構的2.5Gbps串行背板接口

    當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。

    標簽: FPGA ATCA Gbps 2.5

    上傳時間: 2013-05-29

    上傳用戶:frank1234

  • JPEG2000二維離散小波變換快速算法研究和FPGA實現

    相對于JPEG中二維離散余弦變換(2DDCT)來說,在JPEG2000標準中,二維離散小波變換(2DDWT)是其圖像壓縮系統的核心變換。在很多需要進行實時處理圖像的系統中,如數碼相機、遙感遙測、衛星通信、多媒體通信、便攜式攝像機、移動通信等系統,需要用芯片實現圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究,但大都只偏重算法研究,對算法硬件實現時的復雜性考慮較少,對圖像處理的小波變換硬件實現的研究也較少。  本文針對圖像處理的小波變換算法及其硬件實現進行了研究。對文獻[13]提出的“內嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析,提出一種基于提升方式的5/3小波變換適合硬件實現的算法,在MATLAB中仿真驗證了該算法,證明其是正確的。并設計了該算法的硬件結構,在MATLAT的Simulink中進行仿真,對該結構進行VHDL語言的寄存器傳輸級(RTL)描述與仿真,成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統的小波變換的邊界處理方法比較:由于將其邊界延拓過程內嵌于小波變換模塊中,使該硬件結構無需額外的邊界延拓過程,減少小波變換過程中對內存的讀寫量,從而達到減少內存使用量,降低功耗,提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較:無需增加額外的硬件計算模塊,又具有在硬件實現時不改變原來的提升小波算法的規則性結構的特點。這種小波變換硬件芯片的實現不僅適用于JPEG2000的5/3無損小波變換,當然也可用于其它各種實時圖像壓縮處理硬件系統。

    標簽: JPEG 2000 FPGA 二維

    上傳時間: 2013-06-13

    上傳用戶:jhksyghr

  • 基于提升機構的二維離散小波的FPGA設計

    在衛星遙感設備中,隨著遙感技術的發展和對傳輸式觀測衛星遙感圖像質量要求的不斷提高,航天遙感圖像的分辨率和采樣率也越來越高,由此引起高分辨率遙感圖像數據存儲量和傳輸數據量的急劇增長,然而衛星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息,必須解決輸入數據碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數據的高保真、實時、大壓縮比壓縮技術就成了解決這一矛盾的關鍵技術。FPGA器件為實現數據壓縮提供了一種壓縮算法的硬件實現的一個理想的平臺。FPGA器件集成度高,體積小,通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發平臺,經過設計輸入,仿真,測試和校驗,直到達到預期的結果,減少了開發周期。小波變換能夠適應現代圖像壓縮所需要的如多分辨率、多層質量控制等要求,在較大壓縮比下,小波圖像壓縮質量明顯好于DCT變換,因此小波變換成為新一代壓縮標準JPEG2000的核心算法。同時,小波變換的提升算法結構簡單,能夠實現快速算法,有利于硬件實現,因此提升小波變換對于采用FPGA或ASIC來實現圖像變換來說是很好的選擇。本文針對衛星遙感圖像的數據流,主要研究可以對衛星圖像進行實時二維小波變換的方案。針對提升小波變換的VLSI結構和FPGA設計中的關鍵技術,從邊界延拓、濾波器結構、整數小波、定點運算、原位運算等方面進行了研究和討論,并且完成了針對衛星遙感圖像的分塊二維9/7提升小波變換的FPGA實現。采用VerIlog語言對設計進行了仿真驗證,并將仿真結果同matlab仿真結果進行了比較,比較結果表明該方案能實現對衛星遙感圖像數據流的二維提升小波變換的功能。同時QuartusII綜合結果也表明,系統時鐘能夠工作在很高的頻率,可以滿足高速實時對衛星圖像的小波變換處理。

    標簽: FPGA 提升機 二維 離散小波

    上傳時間: 2013-06-15

    上傳用戶:00.00

  • 基于FPGA的MPEG4協同處理器研究

    網絡帶寬依然在不斷增長(尤其是在本地網),最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動存儲盤和激光盤的容量不斷增大,使得傳送和儲存數據的成本不斷地下降。不僅使人發問:我們孜孜不倦的搞視頻壓縮高級算法還有多少意義?我們可以看到,算法的復雜性日益增加,但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率?還有被我們遺忘的地方嗎?還有什么應用讓我們繼續追求更精妙的壓縮算法? 在作者看來,這個應用領域就是移動視頻服務。無線頻譜這種稀缺資源的有限性決定了我們必須繼續對視頻壓縮技術進行研究。即使伴隨UMTS/IMT2000的到來,移動終端可以獲得的數據速率也限制在144Kbit/s,在微蜂窩的時候最高能達到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質量的視頻傳輸來講,仍然是有限的。因此,可以預見,移動終端的空中接口這個瓶頸使得我們必須繼續進行視頻壓縮。 另一方面,移動終端領域開發視頻壓縮算法,在其低功耗和實時性要求下,也是異常困難的。為了減少計算的復雜性和運動估計的功耗,業界提出了許多快速算法,例如2-D的對數搜索,三步搜索,聯合搜索。盡管這些方法減少了功耗,其結果是視頻壓縮性能的降低,因為這些算法的本質是減少了運動搜索的空間。為了實現運動搜索的低功耗,在電路領域又提出了搜索窗口和時鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎進行的折中,并沒有強調算法映射結構上做出處理。 本論文提出了一種新的解決MPEG-4運動估計運算的低功耗實時處理器架構。其基礎是采用了心肌陣列并行處理技術和低功耗控制電路。運動估計的繁復運算通過心肌陣列分布式運算得到有效處理。從理論上看,心肌陣列有其簡單易理解性,然后,由于FPGA的互聯網絡有限性,設計這樣一個陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運動估計中減少功耗,其本質是消除不必要的冗余運算。宏塊的最小誤差匹配是一個典型的串行操作過程。論文新提出的方法是在進行絕對匹配前使用保守計算,如果保守誤差值與最小誤差差別過大,則不進行絕對誤差計算。 總的說來,論文實現了兩個目標:通過心肌陣列實現了實時的運動估計編碼,通過在算法層次引入控制電路,降低運動估計電路的功耗。

    標簽: MPEG4 FPGA 處理器

    上傳時間: 2013-06-23

    上傳用戶:lacsx

  • D類和E類功率放大器的設計

    詳細講述了D類和E類的功率放大器設計原理及其參數選擇方法

    標簽: 功率放大器

    上傳時間: 2013-06-15

    上傳用戶:a296386173

  • 基于ARMLinux的多道脈沖幅度分析器數字系統設計

    隨著電子技術的不斷發展,各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大,人機交互不友好,不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。 隨著電子技術的發展,以ARM為核的處理器技術的應用領域不斷擴大,相比較單片機而言,它的主頻高、運算速度快,可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小,適合于功耗要求比較苛刻的地方,這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時,由于以ARM為核的處理器具有豐富的外設資源,這樣就簡化了外設電路及芯片的使用,降低了功耗并增強了產品的信賴性。另外,ARM芯片可以方便的移植操作系統,為多道脈沖幅度分析器多任務的管理和并行的處理,甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外,還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯,兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶;小型化除了要求采用微功耗的器件,還要求電路板的尺寸盡量的小且所用元件盡量的少,但小型化的同時必須保持系統的智能化,即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中,幾乎所有的控制都可以用控制芯片來實現,如閾值設定、自動穩譜以及多道數據采集,在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效,可修改性強,支持多種體系結構的處理器等,使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛,從x86、MIPS、POWERPC到ARM,以及其他許多硬件體系結構。目前在世界范圍內,ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場,ARM處理器及技術的應用幾乎已經深入到各個領域,例如:工業控制,無線通訊,網絡,消費類電子,成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines,先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統,以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路,中央處理器模塊,顯示模塊,用戶交互模塊,存儲模塊,網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410,并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構,這樣增加了系統可靠性,提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心,A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器),在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒),滿足了系統最低轉換時間≤5 μs的要求,并且控制簡單,簡化了外部接口電路。由于SD(Secure Digital Card,安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點,所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包,為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display,液晶顯示)屏作為人機交互的顯示部分,并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分,這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸,系統設計中采用XML(Extensible Markup Language,可擴展標記語言)格式來組織傳輸的數據,通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程,來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。

    標簽: ARMLinux 多道 分析器 脈沖幅度

    上傳時間: 2013-04-24

    上傳用戶:tzl1975

  • 基于ARM的便攜式臭氧濃度檢測儀的研制

    臭氧(O3)作為一種無污染的強氧化劑,已在醫學、衛生、食品、飼養業、養殖業、化工生產、大氣凈化、污水處理和飲用水殺菌消毒等行業廣泛應用,取得了顯著效果,其應用規模也越來越大。在使用中,如果臭氧濃度過高會加大設備造價同時對人體有危害,臭氧濃度太小又難以收到滿意效果。因此在很多場合必須嚴格控制臭氧的濃度,以便達到既能殺菌消毒,又不危害人體健康的目的。目前,臭氧檢測的方法分為兩類,一類是采樣后實驗室分析,首先進行環境空氣的樣品采集,然后拿到實驗室利用化學方法進行分析;一類是自動監測儀器法,利用臭氧自動監測儀進行環境空氣中臭氧濃度的測定。然而在對臭氧消毒后空氣中臭氧濃度檢測的過程中,以上兩種方法具有檢測周期長、操作步驟復雜、設備體積大、不便于攜帶等缺點。因此設計一種檢測方法簡單、體積小、重量輕、低功耗、智能化程度高的便攜式臭氧濃度檢測儀具有一定的現實意義。 在硬件設計上,首先,為了完成臭氧濃度信號的提取,對臭氧傳感器進行了精心的選擇;其次,為了保證傳感器穩定可靠的工作,重點設計了恒電位儀電路,同時為了滿足后續A/D檢測精度的要求,對檢測到的電壓信號進行了調理;最后,為了實現系統的基本功能,以ARM微處理器LPC2210為核心搭建了系統的硬件平臺。 在軟件設計上,為了提高系統的智能化程度,引入了μC/OS-Ⅱ操作系統。同時為了減少系統功耗盡量縮短CPU的運行時間。當儀器無人操作一段時間后,系統會自動關閉一部分外圍器件并且使微處理器處于掉電狀態以減少功耗。 在操作的可靠性方面,設計了一鍵開機功能;同時為了延長電池的使用壽命,設計了電源智能管理模塊。

    標簽: ARM 便攜式 儀的研制 臭氧濃度

    上傳時間: 2013-05-21

    上傳用戶:xiangwuy

  • 高溫超導磁阻電動機的理論研究與樣機設計

    高溫超導(High Temperature Superconductor,HTS)磁陰電動機與傳統磁陰電動機相比,能夠以更小的體積和重量實現更大的輸出功率、更高的功率因數和效率.國外有關超導磁阻電動機的研究目前還處于初級階段,國內在這一領域更為滯后.論文以普通磁阻電動機的電磁關系為基礎,結合超導材料特殊的電磁特性,初步提出了超導磁阻電動機電磁設計的一般原則;并嘗試進行了一臺額定功率為150W的內反應式HTS磁阻電動機的電磁設計.論文以實際設計的一臺內反應式HTS磁阻電動機樣機作為分析實例,基于第二類超導體臨界態Kim模型和電磁場的有限元方法,提出了一般HTS磁阻電動機的內部磁場及交、直軸同步電抗的分析與計算方法.并在此基礎上進一步研究了如何借助HTS磁阻電動機的電抗曲線分析HTS磁阻電動機的穩態工作特性.論文對常規磁阻電動機與HTS磁阻電動機進行了比較.計算結果表明,在電機尺寸、結構不變的前提下,超導磁阻電動機比常規磁阻電動機明顯地提高了電機X/X值,因而以更小的尺寸獲得了更大的輸出轉矩、更高的效率和功率因數,同時電機的穩定運行區間也有所增大.計算結果還表明,采用抗磁性更強的YBCO塊材作為交軸阻磁介質,能夠保證轉子在獲得較大的直、交軸磁阻差異的同時不必犧牲較大的極孤系數和氣隙寬度,從而氣隙磁密有較好的波形,電機具有較好的同步性能.論文也對幾種具有相同定子但轉子結構不同的HTS磁阻電動機做了比較,比較結果顯示,ALA式HTS磁阻電動機比內反應式HTS磁阻電動機具有更大的輸出轉矩;當輸出功率較大時,ALA結構的HTS磁阻電動機還比內反應結構具有更好的穩態工作特性.另外發現,thin-zebra ALA式HTS磁阻電動機的同步性能比thick-zebra ALA式HTS磁阻電動機更好.在進行內反應式HTS磁阻電動機的設計時,內反應槽既要盡量阻隔交軸磁通,又要分布的比較均勻,這樣才能既獲得足夠的直、交軸同步電抗比,又削弱轉矩脈動,從而最終改善電機的同步性能.

    標簽: 高溫超導 磁阻電動機

    上傳時間: 2013-04-24

    上傳用戶:水中浮云

主站蜘蛛池模板: 贡觉县| 碌曲县| 佛冈县| 韩城市| 宁城县| 高平市| 广南县| 巴林左旗| 柞水县| 桐柏县| 普兰店市| 贵南县| 玉田县| 溆浦县| 梁平县| 丹巴县| 泸西县| 习水县| 阿拉善盟| 磐石市| 林周县| 新野县| 芦溪县| 长春市| 城口县| 华安县| 互助| 庆城县| 仙桃市| 崇仁县| 炉霍县| 桂林市| 南通市| 福泉市| 本溪市| 铜川市| 汉源县| 玉溪市| 营口市| 社会| 讷河市|