研究以MCS-96系列80C196KB單片機為基礎，結合外圍器件來實現(xiàn)對可控硅三相全控橋的觸發(fā)控制。采用鎖相環(huán)技術及過零觸發(fā)的方法，實現(xiàn)觸發(fā)脈沖與電源信號（線電壓）的同步，提高了觸發(fā)器的抗干擾能力，
上傳時間： 2013-04-24
上傳用戶：fredguo
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 本研究通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明，通過在FPGA內配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。
上傳時間： 2013-06-07
上傳用戶：gps6888
生物醫(yī)學信號是源于一個生物系統(tǒng)的一類信號，像心音、腦電、生物序列和基因以及神經(jīng)活動等，這些信號通常含有與生物系統(tǒng)生理和結構狀態(tài)相關的信息，它們對這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價值。信號拾取、采集和處理的正確與否直接影響到生物醫(yī)學研究的準確性，如何有效地從強噪聲背景中提取有用的生物醫(yī)學信號是信號處理技術的重要問題。 設計自適應濾波器對帶有工頻干擾的生物醫(yī)學信號進行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫(yī)學信號具有信號弱、噪聲強、頻率范圍較低、隨機性強等特點。由于心電(electrocardiogram，ECG)信號的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號高，便于準確評估和檢測濾波效果，本研究采用ECG信號作為原始的模板信號。 本研究將新的電子芯片技術與現(xiàn)代信號處理技術相結合，從過去單一的軟件算法研究，轉向軟件與硬件結合，從而提高自適應速度和精度，而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級和變更。 采用現(xiàn)場可編程邏輯器件(Field Programmable Gate Array，F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體，加快信號處理的速度。為了將ECG快速提取算法轉換為常用的適合于FPGA芯片的定點數(shù)算法，研究中詳細分析了定點數(shù)的量化效應對自適應噪聲消除器的影響，以及對浮點數(shù)算法和定點數(shù)算法的復合自適應濾波器的各種參數(shù)的選擇，如步長因子和字長選擇。研究中以定點數(shù)算法中的步長因子和字長選擇，作為FPGA設計的基礎，利用串并結合的硬件結構實現(xiàn)自適應濾波器，并得到了預期的效果，準確提取改善后的ECG信號。 研究中，在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號，在浮點數(shù)情況下，原始信號通過采用最小均方LMS(LeastMean Squares)算法的浮點數(shù)自適應濾波器后，根據(jù)信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點數(shù)情況下，在最佳μ值的情況下，原始信號通過采用LMs算法的定點數(shù)自適應濾波器后，根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟性，確定最佳的定點數(shù)。并了解LMS算法中步長因子、定點數(shù)字長值對信號信噪比、收斂速度和硬件經(jīng)濟性的影響。從而得出針對含有工頻干擾的不同信噪比的原始ECG，應該采用什么樣的μ值和什么樣的定點數(shù)才能對原始ECG的改善和以后的硬件實現(xiàn)取得最佳的效果，并根據(jù)所得到的數(shù)據(jù)和結果，在FPGA上實現(xiàn)自適應濾波器，使自適應濾波器能對帶有工頻干擾的ECG原始信號有最佳的濾波效果。
上傳時間： 2013-04-24
上傳用戶：gzming
·人件集：人性化的軟件開發(fā)(中文版 Larry L.Constantine 著)
標簽： nbsp Constantine Larry 軟件開發(fā)
上傳時間： 2013-04-24
上傳用戶：hmy2st
MSComm控件通過串行端口傳輸和接收數(shù)據(jù)，為應用程序提供串行通訊功能
上傳時間： 2013-06-04
上傳用戶：qazwsxedc
·目錄計算機測控系統(tǒng)設計與應用出版說明前言第1章 計算機測控系統(tǒng)概論1.1 計算機測控系統(tǒng)的發(fā)展過程1.2 微處理器與微控制器技術1.3 數(shù)字信號處理器DSP技術1.4 計算機測控系統(tǒng)的發(fā)展習題第2章 微處理器與微控制器總線配置2.1 INTEL8088CPU三總線的配置2.2 MCS-51系列及其兼容單片微控制器2.3 MCS-96 系列單片微控制器三總線的配置2.4 總線結構 習題第3章 譯碼與
標簽： 計算機 測控系統(tǒng) 總線
上傳時間： 2013-04-24
上傳用戶：Neoemily
智能SD卡座規(guī)範，智能SD卡又名SIMT卡、NFC TF卡、NFC Micro SD卡，可應用于近場通訊，移動支付領域，目前由銀聯(lián)主導推行
標簽： SD卡
上傳時間： 2013-07-17
上傳用戶：515414293
簡要說明：點陣LCD的驅動顯控原理v1.0
上傳時間： 2013-08-03
上傳用戶：Thuan
觸控屏的控制電路制作小記相關代碼，如對此制作感興趣，請進入http://www.21ic.com/app/ce/201209/141514.htm
上傳時間： 2013-06-17
上傳用戶：PresidentHuang
異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設計的異步FIFO采用了格雷（GRAY）變換技術和雙端口RAM實現(xiàn)了不同時鐘域之間的數(shù)據(jù)無損傳輸。該結構利用了GRAY變換的特點，使得整個系統(tǒng)可靠性高和抗干擾能力強，系統(tǒng)可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環(huán)境。并且由于采用了模塊化結構，使得系統(tǒng)具有良好的可擴充性。
上傳時間： 2013-08-08
上傳用戶：13817753084
