計(jì)算機(jī)并口轉(zhuǎn)3路串行DA的DLL源碼及電路,芯片MAX541/MAX5541,可以免費(fèi)申請(qǐng),8路I/O輸出,5路輸入,并口的簡(jiǎn)單極限應(yīng)用.經(jīng)使用各項(xiàng)性能不錯(cuò),就是DA抗干擾較差,沒(méi)有較大的電磁干擾運(yùn)行穩(wěn)定.電路初步設(shè)計(jì),有很多問(wèn)題,請(qǐng)自行修改,切勿商用!在此特感謝李高的技術(shù)支持
上傳時(shí)間： 2016-03-07
上傳用戶：zhuimenghuadie
差分方程法實(shí)現(xiàn)信號(hào)產(chǎn)生的特點(diǎn)和原理，采用正弦振蕩器的方法，利用同步串行口和低速DAC芯片（AIC10）產(chǎn)生正弦波信號(hào)。
標(biāo)簽： 差分 信號(hào)產(chǎn)生 方程
上傳時(shí)間： 2014-11-13
上傳用戶：gaojiao1999
從串行口獲取年、月、日、星期、時(shí)、分的C語(yǔ)言程序.
上傳時(shí)間： 2014-01-15
上傳用戶：zhengjian
HT1380串行實(shí)時(shí)時(shí)鐘芯片具有接口簡(jiǎn)單、功耗低、工作電壓范圍寬、計(jì)時(shí)精確、功能全（可對(duì)分、秒、時(shí)、日、日期、月及帶閏年補(bǔ)償?shù)哪赀M(jìn)行計(jì)數(shù)）、成本低等優(yōu)點(diǎn)，因此在實(shí)際應(yīng)用中被廣泛采用，下面先簡(jiǎn)單介紹一下該芯片的情況，然后實(shí)際工作中采用的子程序供讀者參考。
標(biāo)簽： 1380 HT 串行 實(shí)時(shí)時(shí)鐘
上傳時(shí)間： 2014-06-03
上傳用戶：zukfu
項(xiàng)目的研究?jī)?nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開(kāi)展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究?jī)?nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究?jī)?nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫(xiě)了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為CPLD語(yǔ)言部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2013-12-09
上傳用戶：奇奇奔奔
項(xiàng)目的研究?jī)?nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開(kāi)展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究?jī)?nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究?jī)?nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫(xiě)了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為上位機(jī)程序部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2017-02-13
上傳用戶：大三三
DS1302 是 DALLAS 公司推出的涓流充電時(shí)鐘芯片 內(nèi)含有一個(gè)實(shí)時(shí)時(shí)鐘/日歷和 31 字節(jié)靜態(tài) RAM 通過(guò)簡(jiǎn) 單的串行接口與單片機(jī)進(jìn)行通信 實(shí)時(shí)時(shí)鐘/日歷電路提供秒 分 時(shí) 日 日期 月 年的信息 每月的天 數(shù)和閏年的天數(shù)可自動(dòng)調(diào)整 時(shí)鐘操作可通過(guò) AM/PM 指示決定采用 24 或 12 小時(shí)格式 DS1302 與單片機(jī)之 間能簡(jiǎn)單地采用同步串行的方式進(jìn)行通信 僅需用到三個(gè)口線 1 RES 復(fù)位 2 I/O 數(shù)據(jù)線 3 SCLK 串行時(shí)鐘 時(shí)鐘/RAM 的讀/寫(xiě)數(shù)據(jù)以一個(gè)字節(jié)或多達(dá) 31 個(gè)字節(jié)的字符組方式通信 DS1302 工作時(shí)功耗很 低 保持?jǐn)?shù)據(jù)和時(shí)鐘信息時(shí)功率小于 1mW
標(biāo)簽： DALLAS 1302 RAM 實(shí)時(shí)時(shí)鐘
上傳時(shí)間： 2014-06-06
上傳用戶：weixiao99
接口課實(shí)驗(yàn)報(bào)告 一共有五個(gè)文檔 分別是 保護(hù)模式下的中斷處理 實(shí)模式、保護(hù)模式切換 雙機(jī)串行通信實(shí)驗(yàn) 定時(shí)中斷實(shí)驗(yàn) 交通燈模擬控制實(shí)驗(yàn)
標(biāo)簽： 實(shí)驗(yàn) 保護(hù)模式 接口 實(shí)驗(yàn)報(bào)告
上傳時(shí)間： 2017-04-05
上傳用戶：hjshhyy
UART是一種廣泛應(yīng)用于短距離、低速、低成本通信的串行傳輸接口.由于常用UART芯片比較復(fù)雜且移植性差,提出一種采用可編程器件FPGA實(shí)現(xiàn)UART的方法, 實(shí)現(xiàn)了對(duì)UART的模塊化設(shè)計(jì).首先簡(jiǎn)要介紹UART的基本特點(diǎn),然后依據(jù)其系統(tǒng)組成設(shè)計(jì)頂層模塊,再采用有限狀態(tài)機(jī)設(shè)計(jì)接收器模塊和發(fā)送器模塊,所有功能的實(shí)現(xiàn)全部采用VHDL進(jìn)行描述,并用Modelsim軟件對(duì)所有模塊仿真實(shí)現(xiàn).最后將UART的核心功能集成到FPGA上,使整體設(shè)計(jì)緊湊,小巧,實(shí)現(xiàn)的UART功能穩(wěn)定、可靠.
標(biāo)簽： UART FPGA 應(yīng)用于 低速
上傳時(shí)間： 2013-12-01
上傳用戶：zuozuo1215
將編碼的差分跳頻系統(tǒng)等效為串行級(jí)聯(lián)碼，充分利用頻率轉(zhuǎn)移函數(shù)所產(chǎn)生的網(wǎng)格關(guān)聯(lián)信息， 采用軟輸入軟輸 算法，進(jìn)行類Turbo串行迭代譯碼，能有效改善系統(tǒng)的誤比特性能． 此，如何實(shí)現(xiàn)差 分跳頻系統(tǒng)串行級(jí)聯(lián)結(jié)構(gòu)的外編碼器和頻率轉(zhuǎn)移函數(shù)(( 函數(shù))的匹配設(shè)計(jì)是值得深入研究的問(wèn)題．基 于互信息的外信息轉(zhuǎn)移圖(ExIT)能有效預(yù)測(cè)迭代譯碼的收斂特性，并根據(jù)E xlT選擇適當(dāng)?shù)膬?nèi)、外碼 進(jìn)行級(jí)聯(lián)．采用基于互信息的Exn、用分析差分跳頻串行級(jí)聯(lián)結(jié)構(gòu)中外編碼器和G函數(shù)的外信息轉(zhuǎn)移 過(guò)程，提出了一種采用ExIT圖選擇G函數(shù)及外編碼器的方法．通過(guò)對(duì)陔l方法的理論分析和性能仿真， 結(jié)果表明，在一定的輸入先驗(yàn)信息量條件下，信噪比越高，G函數(shù)輸 互信息量越大；在給定信噪比條件 下，不同G 函數(shù)劉 應(yīng)的輸出互信息量隨輸入先驗(yàn)信息量增長(zhǎng)速度不同，能有效實(shí)現(xiàn)對(duì)性能較好的G 函 數(shù)的選擇；對(duì)于給定G甬?dāng)?shù)，在不同外編碼方式下，通過(guò)E xlT閣能得到迭代譯碼收斂的門限值；能反應(yīng) 出不同編碼方式下的收斂特性的好壞，從而實(shí)現(xiàn)外編碼器和G函數(shù)的匹配設(shè)計(jì)．
標(biāo)簽： 南京大學(xué)學(xué)報(bào)
上傳時(shí)間： 2015-04-27
上傳用戶：xiefuai
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
