當(dāng)設(shè)計(jì)高速信號(hào)PCB或者復(fù)雜的PCB時(shí)，常常需要考慮信號(hào)的干擾和抗干擾的問(wèn)題，也就是設(shè)計(jì)這樣的PCB時(shí)，需要提高PCB的電磁兼容性。為了實(shí)現(xiàn)這個(gè)目的，除了在原理圖設(shè)計(jì)時(shí)增加抗干擾的元件外，在設(shè)計(jì)PCB時(shí)也必須考慮這個(gè)問(wèn)題，而最重要的實(shí)現(xiàn)手段之一就是使用高速信號(hào)布線的基本技巧和原則。 高速信號(hào)布線的基本技巧包括控制走線長(zhǎng)度、蛇形布線、差分對(duì)布線和等長(zhǎng)布線，使用這些基本的布線方法，可以大大提高高速信號(hào)的質(zhì)量和電磁兼容性。下面分別介紹這些布線方法的設(shè)置和操作。
上傳時(shí)間： 2015-01-02
上傳用戶(hù)：gtzj
本內(nèi)容匯總了近30個(gè)PCB布線知識(shí)面試題是PCB工程師必備的知識(shí)點(diǎn)總結(jié)，也是面試者需要的知識(shí)。如何處理實(shí)際布線中的一些理論沖突的問(wèn)題，在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問(wèn)題?差分布線方式是如何實(shí)現(xiàn)的?對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線，如何實(shí)現(xiàn)差分布線?等問(wèn)題
上傳時(shí)間： 2015-01-02
上傳用戶(hù)：eastimage
為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式，在分析四相相對(duì)移相（QDPSK)信號(hào)調(diào)制解調(diào)原理的基礎(chǔ)上，設(shè)計(jì)了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUSⅡ軟件平臺(tái)上，進(jìn)行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中，測(cè)試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達(dá)到了預(yù)期的設(shè)計(jì)要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
標(biāo)簽： QDPSK CPLD 調(diào)制解調(diào) 電路設(shè)計(jì)
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：jyycc
LVDS(低壓差分信號(hào))標(biāo)準(zhǔn)ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點(diǎn)及其PCB (印制電路板)設(shè)計(jì),糾正了某些錯(cuò)誤認(rèn)識(shí)。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計(jì)算方法,給出了計(jì)算單線阻抗和差分阻抗的公式,通過(guò)實(shí)際計(jì)算說(shuō)明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時(shí)的幾點(diǎn)建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計(jì)算, PCB設(shè)計(jì) LVDS (低壓差分信號(hào))是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn),其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號(hào)輸出邊緣變化很快,其信號(hào)通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進(jìn)行PCB (印制電路板)設(shè)計(jì)時(shí),超高速PCB設(shè)計(jì)和差分信號(hào)理論就顯得特別重要。
上傳時(shí)間： 2013-10-31
上傳用戶(hù)：adada
Calculation of the Differential Impedance of Tracks on FR4 substrates There is a discrepancy between calculated and measured values of impedance for differential transmission lineson FR4. This is especially noticeable in the case of surface microstrip configurations. The anomaly is shown tobe due to the nature of the substrate material. This needs to be considered as a layered structure of epoxy resinand glass fibre. Calculations, using Boundary Element field methods, show that the distribution of the electricfield within this layered structure determines the apparent dielectric constant and therefore affects theimpedance. Thus FR4 cannot be considered to be uniform dielectric when calculating differential impedance.
上傳時(shí)間： 2013-10-18
上傳用戶(hù)：masochism
提出了一種基于Surendra改進(jìn)的運(yùn)動(dòng)目標(biāo)檢測(cè)算法，通過(guò)對(duì)背景更新系數(shù)的改進(jìn)，獲取穩(wěn)定準(zhǔn)確的背景，再將背景幀與含運(yùn)動(dòng)區(qū)域的圖像幀用差分運(yùn)算獲得運(yùn)動(dòng)目標(biāo)圖像。實(shí)驗(yàn)結(jié)果表明，該算法能夠較快反應(yīng)環(huán)境的變化，準(zhǔn)確地獲得背景圖像，提高運(yùn)動(dòng)目標(biāo)檢測(cè)的準(zhǔn)確性。
標(biāo)簽： Surendra 運(yùn)動(dòng)目標(biāo) 檢測(cè)算法
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：1234567890qqq
對(duì)傳統(tǒng)混合高斯背景模型作了改進(jìn)，消除了緩慢運(yùn)動(dòng)目標(biāo)對(duì)背景模型的影響，其中提出了目標(biāo)間差分方法區(qū)分出前后幀變化區(qū)，對(duì)不同區(qū)域采用不同的學(xué)習(xí)權(quán)重更新策略。通過(guò)實(shí)驗(yàn)證明，該改進(jìn)算法提高了背景模型的健壯性，在跟蹤系統(tǒng)中獲得較好效果。
標(biāo)簽： 高斯模型 運(yùn)動(dòng)目標(biāo)跟蹤
上傳時(shí)間： 2015-01-03
上傳用戶(hù)：7891
以SPI總線技術(shù)為基礎(chǔ)，用微控制器S3C2450X和電平轉(zhuǎn)換芯片MAX3088設(shè)計(jì)了一個(gè)RS-422接口電路，將SPI單端非平衡傳輸信號(hào)轉(zhuǎn)換為RS-422差分信號(hào)。在保證SPI同步傳輸?shù)母咝院透咚傩缘耐瑫r(shí)，還增強(qiáng)了信號(hào)的抗干擾能力。 主要使用9 個(gè)信號(hào)主機(jī)輸入G從機(jī)輸出C 主機(jī)輸出從機(jī)輸入 串行時(shí)鐘C 或外設(shè)片選或從機(jī)選擇信號(hào)由從機(jī)在主機(jī)的控制下產(chǎn)生信號(hào)用于禁止或使能外設(shè)的收發(fā)功能為高電平時(shí)\" 禁止外設(shè)接收和發(fā)送數(shù)據(jù)為低電平時(shí)\" 允許外設(shè)接收和發(fā)送數(shù)據(jù)! 圖1 所示是微處理器通過(guò)與外設(shè)連接的示意圖!
上傳時(shí)間： 2014-03-21
上傳用戶(hù)：lizhen9880
LonWorks 開(kāi)發(fā)技術(shù)是用于開(kāi)發(fā)監(jiān)控網(wǎng)絡(luò)系統(tǒng)的一個(gè)完整的技術(shù)平臺(tái)。介紹了神經(jīng)元芯片的基本結(jié)構(gòu)及I ／ O 配置，神經(jīng)元芯片可提供單端、差分和特殊應(yīng)用模式3 種網(wǎng)絡(luò)通信方式，便于現(xiàn)場(chǎng)工業(yè)設(shè)備的聯(lián)網(wǎng)通信。分析了電力線收發(fā)器PLT-22 的應(yīng)用，硬件電路由電力線收發(fā)器PLT-22、神經(jīng)元芯片和MAX186 組成，軟件采用Neuron C 專(zhuān)門(mén)為神經(jīng)元芯片設(shè)計(jì)的程序語(yǔ)言編寫(xiě)，給出了程序流程圖及關(guān)鍵的程序代碼。實(shí)際應(yīng)用表明：基于LonWorks 電力線收發(fā)器PLT-22 智能數(shù)據(jù)測(cè)控節(jié)點(diǎn)通信性能好，電力網(wǎng)絡(luò)能夠用于控制數(shù)據(jù)的傳輸。關(guān)鍵詞： LonWorks； 神經(jīng)元芯片； 電力線收發(fā)器PLT-22； MAX186； Neuron C
標(biāo)簽： LON PLT 22 現(xiàn)場(chǎng)總線技術(shù)
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：yoleeson
學(xué)習(xí)CFD的基礎(chǔ)教程，含有各種差分格式和高精度本質(zhì)無(wú)振蕩算法源程序。
上傳時(shí)間： 2015-03-03
上傳用戶(hù)：海陸空653
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
