高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
標簽： FPGA ADC 并行測試 方法研究
上傳時間： 2013-06-07
上傳用戶：gps6888
·摘 要:本文介紹基于計算機并行端口的微型步進電機控制系統。針對雙極型兩相步進電機，設計了由集成音頻功率放大器TDA1521組成的步進電機平衡橋式功率驅動電路；由計算機并行端口的數據端口組成步進電機的脈沖分配器，由軟件實現步進電機的脈沖分配、電機的速度控制和斷電相位記憶功能，通過對數據端口的擴展實現對6個步進電機的控制。
標簽： 并行口 步進電機 控制系統
上傳時間： 2013-07-15
上傳用戶：lepoke
]本文介紹了如何利用CPLD(復雜可編程邏輯器件)與單片機的結合實現并行I／\r\nO(輸入／輸出)接口的擴展。該設計與用8255做并行I／O接口相比，與單片機軟件完全兼容，\r\n同時擁有速度快，功耗低，價格便宜，使用靈活等特點
標簽： CPLD 如何利用 單片機 并行
上傳時間： 2013-08-14
上傳用戶：xa_lgy
一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
標簽： FPGA FFT 并行 設計方法
上傳時間： 2013-08-16
上傳用戶：467368609
CRC校驗碼并行計算的FPGA實現,PDF打開
標簽： FPGA CRC 校驗碼
上傳時間： 2013-08-18
上傳用戶：vmznxbc
基于FPGA的快速并行FFT及其在空間太陽望遠鏡圖像鎖定系統中的應用
標簽： FPGA FFT 并行 圖像
上傳時間： 2013-08-28
上傳用戶：lgnf
對于大型矩陣的乘積運算和高階方陣的求逆運算, 構造了一種適用于多處理機系統的并行算法. 該方法能較大地節約計算機的工作單元, 提高計算速度和效率, 同時給出了具體的并行程序和計算結果.
標簽： 矩陣計算 并行算法
上傳時間： 2013-10-13
上傳用戶：zw380105939
自制AVR高壓并行編程器制作
標簽： AVR 并行 編程器
上傳時間： 2013-12-19
上傳用戶：23333
傳統多模態生物特征識別方法當出現生物特征缺失時，識別性能會明顯下降。針對此問題，提出一種融合人臉、虹膜和掌紋的自適應并行結構多模態生物識別方法。該方法在設計融合策略時，考慮到所有可能的輸入缺失，構造并行結構的融合函數集，在實際應用時根據輸入狀態自適應的選擇融合策略進行識別。實驗仿真結果表明該方法既可提高識別可靠性又可實現當有生物特征缺失時的性能穩定。
標簽： 并行 多模 生物特征識別
上傳時間： 2013-11-02
上傳用戶：huangld
IO并行口直接驅動LED顯示
標簽： LED IO并行口 直接驅動
上傳時間： 2014-01-26
上傳用戶：1421706030
蟲蟲下載站版權所有 京ICP備2021023401號-1
