欧美亚洲国产精品久久,麻豆蜜桃在线,国产精品久久久久久免费观看

延時(shí)函數(shù)(shù)

精密延時電路在UWB雷達發(fā)射機

超寬帶沖激雷達是一種新體制雷達，其發(fā)射信號是無高頻載頻，寬度僅為納秒級的沖激脈沖。得益于這種特殊的發(fā)射信號，超寬帶沖激雷達具有優(yōu)異的探測性能和廣泛的應用前景。自然地，對于發(fā)射機的研究，在超寬帶沖激雷達研究領域有著極其重要的地位。本文在超寬帶沖激雷達實驗系統(tǒng)的基礎上，對其發(fā)射機進行了深入研究，主要內(nèi)容如下： 1、介紹了超寬帶沖激雷達發(fā)射機，尤其是脈沖源的原理及設計。 2、分析了決定超寬帶沖激雷達探測距離的因素。在此基礎上尋求通過提高發(fā)射信號脈沖重復頻率來增大發(fā)射機的能量輸出；提出了一種提高脈沖重復頻率的方法。設計了基于現(xiàn)場可編程門陣列的延時控制電路，對提高脈沖重復頻率予以工程實現(xiàn)。 3、提出了超寬帶沖激雷達波束掃描的實現(xiàn)方法：通過精密控制各發(fā)射機脈沖源觸發(fā)時間，在各路發(fā)射信號之間產(chǎn)生一定的延時。設計了運用現(xiàn)場可編程門陣列實現(xiàn)這種控制的精密延時電路。

標簽： UWB 精密延時電路雷達發(fā)射機

上傳時間： 2013-08-05

上傳用戶：564708051@qq.com
WinCE平臺上的語音識別程序

·詳細說明：wince平臺上的語音識別程序，基于evc++ 4.0。文件列表: pocketsphinx-0.3 ................\aclocal.m4 ................\autogen.sh ................\ChangeLog ................\config.gu

標簽： WinCE 語音識別程序

上傳時間： 2013-07-06

上傳用戶：小草123
WinAVR中的延時函數(shù)

WinAVR中自帶的延時函數(shù)說明 WinAVR中自帶的延時函數(shù)說明

標簽： WinAVR 延時函數(shù)

上傳時間： 2013-06-14

上傳用戶：Late_Li
FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能

FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能，臺灣人寫的，關(guān)于FPGA應用的技術(shù)文章

標簽： FPGA 嵌入式系統(tǒng) 性能

上傳時間： 2013-08-20

上傳用戶：liuwei6419
FPGA 數(shù)字電路時序時延路徑建立時間保持時間

關(guān)鍵詞：FPGA 數(shù)字電路時序時延路徑建立時間保持時間

標簽： FPGA 數(shù)字電路保持時序

上傳時間： 2013-08-31

上傳用戶：梧桐
串入式聲音延時開關(guān)的制作

串入式聲音延時開關(guān)的制作

標簽： 聲音延時開關(guān)

上傳時間： 2013-10-29

上傳用戶：392210346
pcb layout design(臺灣硬件工程師15年經(jīng)驗

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
折衷選擇輸入電容鏈波電流的線壓范圍

透過增加輸入電容，可以在獲得更多鏈波電流的同時，還能藉由降低輸入電容的壓降來縮小電源的工作輸入電壓範圍。這會影響電源的變壓器圈數(shù)比以及各種電壓與電流應力(current stresscurrent stress current stresscurrent stress current stress current stress )。電容鏈波電流額定值越大，應力越小，電源效率也就越高。

標簽： 輸入電容電流

上傳時間： 2013-11-11

上傳用戶：jelenecheung
延時控制

延時控制

標簽： 延時控制

上傳時間： 2013-11-19

上傳用戶：如果你也聽說
跟我學數(shù)字電子技朮

數(shù)字電子技朮

標簽：

上傳時間： 2013-10-09

上傳用戶：1101055045