基于改善電梯檢測(cè)現(xiàn)狀和電梯檢測(cè)的高可靠性的考慮,設(shè)計(jì)了一套基于CAN總線的電梯曳引及制動(dòng)性能檢測(cè)系統(tǒng)。本文著重闡述了檢測(cè)系統(tǒng)的CAN節(jié)點(diǎn)里比較有代表性的、利用C8051F040單片機(jī)設(shè)計(jì)的一個(gè)多功能混合信號(hào)節(jié)點(diǎn)的硬件和軟件設(shè)計(jì)方法以及基于此節(jié)點(diǎn)的CAN總線系統(tǒng)調(diào)試方式。實(shí)際應(yīng)用結(jié)果證明本檢測(cè)系統(tǒng)的設(shè)計(jì)方法正確,具備很好的可靠性和應(yīng)用前景。
標(biāo)簽： C8051F040 制動(dòng)性能 中的應(yīng)用 檢測(cè)系統(tǒng)
上傳時(shí)間： 2013-10-18
上傳用戶：waizhang
采用納瓦技術(shù)的8/14引腳閃存8位CMOS單片機(jī) PIC12F635/PIC16F636/639數(shù)據(jù)手冊(cè) 目錄1.0 器件概述 2.0 存儲(chǔ)器構(gòu)成3.0 時(shí)鐘源4.0 I/O 端口 5.0 Timer0 模塊6.0 具備門控功能的Timer1 模塊 7.0 比較器模塊8.0 可編程低壓檢測(cè)（PLVD）模塊9.0 數(shù)據(jù)EEPROM 存儲(chǔ)器10.0 KeeLoq® 兼容加密模塊 11.0 模擬前端（AFE）功能說(shuō)明 （僅限PIC16F639）12.0 CPU 的特殊功能13.0 指令集概述14.0 開(kāi)發(fā)支持15.0 電氣特性16.0 DC 和AC 特性圖表17.0 封裝信息Microchip 網(wǎng)站變更通知客戶服務(wù)客戶支持讀者反饋表 附錄A： 數(shù)據(jù)手冊(cè)版本歷史產(chǎn)品標(biāo)識(shí)體系全球銷售及服務(wù)網(wǎng)點(diǎn)
上傳時(shí)間： 2013-11-17
上傳用戶：qlpqlq
6引腳8位閃存單片機(jī) PIC10F200/202/204/206數(shù)據(jù)手冊(cè) 目錄1.0 器件概述2.0 PIC10F200/202/204/206 器件種類3.0 架構(gòu)概述4.0 存儲(chǔ)器構(gòu)成5.0 I/O 端口6.0 Timer0 模塊和TMR0 寄存器（PIC10F200/202）7.0 Timer0 模塊和TMR0 寄存器（PIC10F204/206）8.0 比較器模塊9.0 CPU 的特性10.0 指令集匯總11.0 開(kāi)發(fā)支持 12.0 電氣規(guī)范 13.0 DC 及AC 特性圖表14.0 封裝信息 索引 客戶支持 變更通知客戶服務(wù) 讀者反饋表 產(chǎn)品標(biāo)識(shí)體系
上傳時(shí)間： 2013-10-09
上傳用戶：chenhr
MCS-51單片機(jī)引腳功能教學(xué)方法: 講授法授課時(shí)數(shù): 2學(xué)時(shí)教學(xué)目的1、 掌握MCS-51單片機(jī)引腳的功能2、 掌握MCS-51單片機(jī)引腳的使用教學(xué)重點(diǎn)、難點(diǎn)：MCS-51單片機(jī)引腳的使用主要教學(xué)內(nèi)容（提綱）：MCS-51單片機(jī)引腳及功能講授要點(diǎn)第二章 MCS-51單片機(jī)結(jié)構(gòu)原理 單片機(jī)硬件結(jié)構(gòu)•內(nèi)部結(jié)構(gòu)•引腳功能•內(nèi)存的配置 •CPU時(shí)序•I / O接口 §2-1 概述Intel MCS-51 系列單片機(jī)三個(gè)版本：8031、8051、8751（8位機(jī)） （表2-1 P14 程序內(nèi)存配置）Intel MCS-96系列機(jī)：8096 （16位機(jī)）除此之外，Motorla公司、Zilog公司、Mcrochip ……相繼推出產(chǎn)品，各系列產(chǎn)品內(nèi)部功能、單元組成、指令系統(tǒng)不盡相同。Intel公司單片機(jī)問(wèn)世早，系列齊全，兼容性強(qiáng)，所以得到廣泛使用。 51子系列：8031、8051、8751MCS-51系列52子系列：8032、8052 無(wú) 有 ROM ROM §2-2 MCS-51單片機(jī)內(nèi)部結(jié)構(gòu)及引腳
上傳時(shí)間： 2014-12-19
上傳用戶：debuchangshi
通過(guò)查看LPC3220和LPC3250相關(guān)的用戶手冊(cè)，發(fā)現(xiàn)LPC3250在功能上向下兼容LPC3220，其中LPC3220相對(duì)于LPC3250缺少了LCD控制器和以太網(wǎng)控制器，并且LPC3220的內(nèi)部SRAM是LPC3250的一半（這對(duì)引腳沒(méi)有影響）。
上傳時(shí)間： 2013-10-15
上傳用戶：半熟1994
該電路適合初學(xué)者使用，8乘8的LED點(diǎn)陣引腳示意圖及運(yùn)用。
上傳時(shí)間： 2014-12-28
上傳用戶：lxm
畫 USB電路，老是忘記它的引腳排列，每次都要去翻手冊(cè)，很麻煩，索性整理了一下，以后用著也方便，這些圖來(lái)自 USB 標(biāo)準(zhǔn)上。 以下均為插座或插頭的前視圖，即將插座或插頭面向自己。
標(biāo)簽： USB 標(biāo)準(zhǔn) 插座 插頭
上傳時(shí)間： 2013-12-24
上傳用戶：旭521
PADS元件引腳定義
上傳時(shí)間： 2013-11-08
上傳用戶：bnfm
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
