隨著印制電路板功能的日益增強，結(jié)構(gòu)日趨復雜，系統(tǒng)中各個功能單元之間的連線間距越來越細密，基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個引腳上，相當于設置了施加激勵和觀測響應的內(nèi)建虛擬探頭，通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設計方法。
完整的邊界掃描測試系統(tǒng)主要由測試控制部分和目標器件構(gòu)成，其中測試控制部分由測試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個系統(tǒng)的核心，它主要實現(xiàn)JTAG協(xié)議的自動轉(zhuǎn)換，產(chǎn)生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設計一個能夠快速、準確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。
本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測試的物理基礎(chǔ)、邊界掃描的測試指令及與可測性設計相關(guān)的標準，提出了邊界掃描控制器的總體設計方案。其次，采用模塊化設計思想、VHDL語言描述來完成要實現(xiàn)的邊界掃描控制器的硬件設計。然后，利用自頂向下的驗證方法，在對控制器內(nèi)功能模塊進行基于Testbench驗證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設計思想，將所設計的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測試系統(tǒng)。并且對SOPC系統(tǒng)進行軟硬件協(xié)同仿真，實現(xiàn)對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對整個系統(tǒng)可行性進行了測試。從測試結(jié)果看，達到了預期的設計目標，該邊界掃描控制器的設計方案是正確可行的。
本文設計的邊界掃描控制器具有自主知識產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個很有實用價值的組件，具有很明顯的現(xiàn)實意義。
標簽：
FPGA
邊界掃描
控制器
上傳時間：
2013-07-20
上傳用戶：hewenzhi
