亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

成本控制

  • 基于FPGA的ADC并行測(cè)試方法研究.rar

    高性能ADC產(chǎn)品的出現(xiàn),給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化,減少了單個(gè)ADC的平均測(cè)試時(shí)間,從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上,總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法,并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng),完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào),共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道,并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊,并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下,對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估,被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明,通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊,可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估,減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制,就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估,配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn),具有可行性,但由于噪聲的影響,測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞:ADC測(cè)試;并行;參數(shù)評(píng)估;FPGA;FFT

    標(biāo)簽: FPGA ADC 并行測(cè)試

    上傳時(shí)間: 2013-07-11

    上傳用戶(hù):tdyoung

  • 嵌入式視頻監(jiān)控系統(tǒng)的FPGA圖像處理子系統(tǒng)設(shè)計(jì).rar

    隨著圖像處理技術(shù)的不斷發(fā)展,圖像處理技術(shù)在國(guó)民經(jīng)濟(jì)和社會(huì)生活的各個(gè)方面都得到了廣泛的運(yùn)用。與此同時(shí),人們對(duì)圖像處理的要求也越來(lái)越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專(zhuān)用集成芯片(Application Specific Integrated Circuit)和數(shù)字信號(hào)處理器(Digital Signal Process)。進(jìn)入20世紀(jì)以來(lái),伴隨著半導(dǎo)體技術(shù)的發(fā)展,現(xiàn)場(chǎng)可編程門(mén)陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計(jì)周期短、開(kāi)發(fā)成本低的特點(diǎn),越來(lái)越多地被應(yīng)用在圖像處理領(lǐng)域。大量實(shí)踐證明,F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度,因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個(gè)在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實(shí)現(xiàn)了一個(gè)通用可重復(fù)配置的圖像處理算法研究硬件平臺(tái),完成圖像的采集、接收、處理、存儲(chǔ)、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性,所以該架構(gòu)的硬件平臺(tái)可以很方便的升級(jí)和重復(fù)配置。其次在該平臺(tái)上,本文使用Verilog HDL硬件語(yǔ)言在FPGA芯片上實(shí)現(xiàn)了多種圖像預(yù)處理算法。在實(shí)現(xiàn)過(guò)程中,為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能,本文對(duì)算法做了一定的改進(jìn),使其盡量能使用并行處理的方式來(lái)完成。實(shí)驗(yàn)結(jié)果表明,本圖像預(yù)處理系統(tǒng)能在毫秒級(jí)高速地完成多種圖像算法,完全能夠滿(mǎn)足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實(shí)際運(yùn)用中出現(xiàn)的噪聲類(lèi)型多樣化的情況,我們?cè)O(shè)計(jì)了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過(guò)對(duì)處理后圖像峰值信噪比(PSNR)的分析,控制FPGA對(duì)下一幅圖像的噪聲采用更有針對(duì)性的圖像處理方法。

    標(biāo)簽: FPGA 嵌入式視頻 圖像處理

    上傳時(shí)間: 2013-05-20

    上傳用戶(hù):gundamwzc

  • 基于FPGA函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn).rar

    任意波形發(fā)生器已成為現(xiàn)代測(cè)試領(lǐng)域應(yīng)用最為廣泛的通用儀器之一,代表了信號(hào)源的發(fā)展方向。直接數(shù)字頻率合成(DDS)是二十世紀(jì)七十年代初提出的一種全數(shù)字的頻率合成技術(shù),其查表合成波形的方法可以滿(mǎn)足產(chǎn)生任意波形的要求。由于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)具有高集成度、高速度、可實(shí)現(xiàn)大容量存儲(chǔ)器功能的特性,能有效地實(shí)現(xiàn)DDS技術(shù),極大的提高函數(shù)發(fā)生器的性能,降低生產(chǎn)成本。 本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肍PGA完成DDS模塊的設(shè)計(jì)過(guò)程,接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問(wèn)題,根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分,將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來(lái)實(shí)現(xiàn)。最后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。 在實(shí)現(xiàn)過(guò)程中,本設(shè)計(jì)選用了Altera公司的EP2C35F672C6芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設(shè)計(jì)中,F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn),本文利用Altera的設(shè)計(jì)工具QuartusⅡ并結(jié)合Verilog—HDL語(yǔ)言,采用硬件編程的方法很好地解決了這一問(wèn)題。論文最后給出了系統(tǒng)的測(cè)量結(jié)果,并對(duì)誤差進(jìn)行了一定分析,結(jié)果表明,可輸出步進(jìn)為0.01Hz,頻率范圍0.01Hz~20MHz的正弦波、三角波、鋸齒波、方波,或0.01Hz~20KHz的任意波。通過(guò)實(shí)驗(yàn)結(jié)果表明,本設(shè)計(jì)達(dá)到了預(yù)定的要求,并證明了采用軟硬件結(jié)合,利用FPGA技術(shù)實(shí)現(xiàn)任意波形發(fā)生器的方法是可行的。

    標(biāo)簽: FPGA 函數(shù)信號(hào)發(fā)生器

    上傳時(shí)間: 2013-08-03

    上傳用戶(hù):1079836864

  • 基于FPGA的數(shù)字中頻收發(fā)信機(jī)的設(shè)計(jì)與實(shí)現(xiàn).rar

    軟件無(wú)線電(Software Defined Radio)是無(wú)線通信系統(tǒng)收發(fā)信機(jī)的發(fā)展方向,它使得通信系統(tǒng)的設(shè)計(jì)者可以將主要精力集中到收發(fā)機(jī)的數(shù)字處理上,而不必過(guò)多關(guān)注電路實(shí)現(xiàn)。在進(jìn)行數(shù)字處理時(shí),常用的方案包括現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、數(shù)字信號(hào)處理器(DSP)和專(zhuān)用集成電路(ASIC)。FPGA以其相對(duì)較低的功耗和相對(duì)較低廉的成本,成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下,本課題結(jié)合軟件無(wú)線電技術(shù),研究并實(shí)現(xiàn)基于FPGA的數(shù)字收發(fā)信機(jī)。 @@ 本論文主要研究了發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)和相關(guān)的硬件實(shí)現(xiàn)問(wèn)題。首先,從理論上對(duì)發(fā)射機(jī)和接收機(jī)結(jié)構(gòu)進(jìn)行研究,找到收發(fā)信機(jī)設(shè)計(jì)中關(guān)鍵問(wèn)題。其次,在理論上有深刻認(rèn)識(shí)的基礎(chǔ)上,以FPGA為手段,將反饋控制算法、反饋補(bǔ)償算法和前饋補(bǔ)償算法落實(shí)到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問(wèn)題,它也是本文的研究重點(diǎn)。本文在研究了已有各種同步方法的基礎(chǔ)上,設(shè)計(jì)了一種新的同步方法和相應(yīng)的接收機(jī)結(jié)構(gòu),并以硬件電路將其實(shí)現(xiàn)。最后,針對(duì)所設(shè)計(jì)的硬件系統(tǒng),本文還進(jìn)行了充分的硬件系統(tǒng)測(cè)試。硬件測(cè)試的各項(xiàng)數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計(jì)方案是可行的,基本實(shí)現(xiàn)了數(shù)字中頻收發(fā)機(jī)系統(tǒng)的設(shè)計(jì)要求。 @@ 本文中發(fā)射機(jī)系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺(tái),接收機(jī)系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺(tái)。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8.0環(huán)境下,通過(guò)編寫(xiě)Verilog HDL代碼和調(diào)用Altera IP core加以實(shí)現(xiàn)。在將設(shè)計(jì)方案落實(shí)到硬件電路實(shí)現(xiàn)之前,各種算法均使用MATLAB進(jìn)行原理仿真,并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上,使用Quartus Ⅱ 8.0中的功能仿真工具和時(shí)序仿真工具進(jìn)行了前仿真和后仿真。所有仿真結(jié)果無(wú)誤后,可下載至硬件平臺(tái)進(jìn)行調(diào)試,通過(guò)Quartus Ⅱ 8.0中集成的SignalTap邏輯分析儀,可以實(shí)時(shí)觀察電路中各點(diǎn)信號(hào)的變化情況,并結(jié)合示波器和頻譜儀,得到硬件測(cè)試結(jié)果。 @@關(guān)鍵詞:SDR;數(shù)字收發(fā)機(jī);FPGA;載波同步;符號(hào)同步

    標(biāo)簽: FPGA 數(shù)字中頻 收發(fā)信機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):diaorunze

  • 基于FPGA的烤煙自動(dòng)控制系統(tǒng)的研究與設(shè)計(jì).rar

    煙葉烘烤是煙葉生產(chǎn)中一個(gè)非常重要的環(huán)節(jié),為保證煙葉烘烤的質(zhì)量,需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進(jìn)行變化。本文通過(guò)對(duì)三段式工藝的分析,構(gòu)建了以FPGA為控制核心,采用數(shù)字式溫濕度傳感器進(jìn)行溫濕度測(cè)量的烤煙自動(dòng)控制系統(tǒng)。 整個(gè)系統(tǒng)的實(shí)現(xiàn)是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進(jìn)行的。同時(shí)對(duì)系統(tǒng)的配置電路、驅(qū)動(dòng)電路、顯示控制電路、語(yǔ)音提示和溫濕度測(cè)量電路進(jìn)行了設(shè)計(jì),并給出了各個(gè)模塊的電路原理圖。由于溫濕度測(cè)量是系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)的重要部分,所以本文重點(diǎn)討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點(diǎn)、工作原理、處理次序和設(shè)計(jì)流程。針對(duì)煙葉烘烤過(guò)程中烤房溫濕度的測(cè)量和控制中,存在的強(qiáng)時(shí)變、大時(shí)滯、非線性的問(wèn)題,采用了模糊控制算法進(jìn)行控制,并給出了模糊控制器設(shè)計(jì)的方法。另外,為方便用戶(hù)調(diào)用煙葉烘烤中經(jīng)驗(yàn)曲線,提出了使用EEPROM對(duì)烘烤經(jīng)驗(yàn)曲線參數(shù)進(jìn)行處理。而且討論了如何通過(guò)I2C總線與EEPROM進(jìn)行讀寫(xiě)操作進(jìn)而實(shí)現(xiàn)參數(shù)的保存和讀取。系統(tǒng)的測(cè)試結(jié)果表明烤煙自動(dòng)控制系統(tǒng)基本上達(dá)到了實(shí)際的要求,具有一定的先進(jìn)性。

    標(biāo)簽: FPGA 自動(dòng)控制系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):也一樣請(qǐng)求

  • 基于DSP和FPGA的車(chē)牌識(shí)別系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn).rar

    隨著我國(guó)國(guó)民經(jīng)濟(jì)的高速發(fā)展,國(guó)內(nèi)高速公路、城市道路、停車(chē)場(chǎng)建設(shè)越來(lái)越多,對(duì)交通控制、安全管理的要求也日益提高,智能交通系統(tǒng)( IntelligentTransportation Systems,簡(jiǎn)稱(chēng)ITS)已成為當(dāng)前交通管理發(fā)展的主要方向,而車(chē)牌識(shí)別系統(tǒng)(License Plate Recognition System,簡(jiǎn)稱(chēng)LPRS)技術(shù)作為智能交通系統(tǒng)的核心,起著舉足輕重的作用,可以被廣泛地應(yīng)用于高速公路自動(dòng)收費(fèi)(ElectronicToll Collection,簡(jiǎn)稱(chēng)ETC)、停車(chē)場(chǎng)安全管理、被盜車(chē)輛的追蹤、車(chē)流統(tǒng)計(jì)等。 目前,車(chē)牌識(shí)別系統(tǒng)大多都是基于PC平臺(tái)的,其優(yōu)勢(shì)是實(shí)現(xiàn)容易,但是成本高、實(shí)時(shí)性不強(qiáng)、穩(wěn)定性不高等缺點(diǎn)使其不能廣泛推廣。為了克服以上的缺點(diǎn),且滿(mǎn)足識(shí)別速度和識(shí)別率的要求,本文在原有車(chē)牌識(shí)別硬件系統(tǒng)設(shè)計(jì)的基礎(chǔ)上做了一定的改進(jìn)(原系統(tǒng)在圖像采集、接口通信、系統(tǒng)穩(wěn)定、脫機(jī)工作等方面存在一定問(wèn)題),與團(tuán)隊(duì)成員一起設(shè)計(jì)出了新的車(chē)牌識(shí)別硬件系統(tǒng),采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來(lái)共同實(shí)現(xiàn)(本人負(fù)責(zé)單DSP+FPGA的原理圖和PCB繪制,另一成員負(fù)責(zé)雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車(chē)牌硬件系統(tǒng),主要工作由以下幾個(gè)部分組成: 1.團(tuán)隊(duì)共同完成了新車(chē)牌識(shí)別系統(tǒng)的硬件設(shè)計(jì),采用兩個(gè)板子實(shí)現(xiàn)。其中,本人負(fù)責(zé)單DSP+FPGA板子繪制。 2.團(tuán)隊(duì)一起完成了整個(gè)系統(tǒng)的硬件電路調(diào)試。主要分為如下模塊進(jìn)行調(diào)試:電源,DSP,F(xiàn)PGA,SAA7113H視頻解碼器,LCD液晶顯示和UART接口等。 3.負(fù)責(zé)完成了整個(gè)系統(tǒng)的DSP應(yīng)用程序設(shè)計(jì)。采用DSP/BIOS操作系統(tǒng)來(lái)構(gòu)建系統(tǒng)的框架,添加了多個(gè)任務(wù)對(duì)象進(jìn)行管理系統(tǒng)的調(diào)度;用CSL編寫(xiě)了DSP上的底層驅(qū)動(dòng):完成了車(chē)牌識(shí)別算法在DSP上的移植與優(yōu)化。 4.參與完成了部分FPGA程序的開(kāi)發(fā),主要包括圖像采集、存儲(chǔ)、傳輸幾個(gè)模塊等。 最終,本系統(tǒng)實(shí)現(xiàn)了高效、快速的車(chē)牌識(shí)別,各模塊工作穩(wěn)定,能脫機(jī)實(shí)現(xiàn)圖像采集、傳輸、識(shí)別、結(jié)果輸出和顯示為一體化的功能;為以后進(jìn)行高性能的車(chē)牌識(shí)別算法開(kāi)發(fā)提供了一個(gè)很好的硬件平臺(tái)。

    標(biāo)簽: FPGA DSP 車(chē)牌識(shí)別

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):slforest

  • 基于FPGA的DDS信號(hào)源設(shè)計(jì).rar

    作為電子類(lèi)專(zhuān)業(yè)學(xué)生,實(shí)驗(yàn)是提高學(xué)生對(duì)所學(xué)知識(shí)的印象以及發(fā)現(xiàn)問(wèn)題和解決問(wèn)題的能力,增加學(xué)生動(dòng)手能力的必須環(huán)節(jié)。本設(shè)計(jì)的目的就是開(kāi)發(fā)一套滿(mǎn)足學(xué)生實(shí)驗(yàn)需求的信號(hào)源,基于此目的本信號(hào)源并不需要突出的性能,但經(jīng)濟(jì)上要求低成本,同時(shí)要求操作簡(jiǎn)單,能夠輸出多種波形,并且利于學(xué)生在此平臺(tái)上認(rèn)識(shí)信號(hào)源原理,同時(shí)方便在此平臺(tái)上進(jìn)行拓展開(kāi)發(fā)。 設(shè)計(jì)中運(yùn)用虛擬儀器技術(shù)將計(jì)算機(jī)屏幕作為儀器面板,采用EPP接口,同時(shí)在FPGA上開(kāi)發(fā)控制電路,為后續(xù)開(kāi)發(fā)留下了空間,同時(shí)節(jié)省了成本。本設(shè)計(jì)采用地址線16位,數(shù)據(jù)線12位的靜態(tài)RAM作為信號(hào)源的波形存儲(chǔ)器,后端采用兩種濾波類(lèi)型對(duì)需要濾波的信號(hào)進(jìn)行濾波。啟動(dòng)信號(hào)時(shí)軟件需要先將波形數(shù)據(jù)預(yù)存在存儲(chǔ)器中便于調(diào)用,最后得到的結(jié)果基本滿(mǎn)足教學(xué)實(shí)驗(yàn)的需求。 本文結(jié)構(gòu)上首先介紹了直接采用DDS芯片制作信號(hào)源的利弊,及作者采用這種設(shè)計(jì)的初衷,然后介紹了信號(hào)源的整體結(jié)構(gòu),總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設(shè)計(jì),包括總體結(jié)構(gòu)和幾大部分模塊,包括:時(shí)鐘產(chǎn)生電路,相位累加器,數(shù)據(jù)輸入控制電路,濾波器控制電路,信號(hào)源啟動(dòng)控制電路。 然后介紹了其他模塊的設(shè)計(jì),包括存儲(chǔ)器選擇,幅度控制電路的設(shè)計(jì)以及濾波器電路的設(shè)計(jì),本設(shè)計(jì)的幅度控制采用兩級(jí)DA級(jí)聯(lián),以及后端電阻分壓網(wǎng)絡(luò)調(diào)節(jié)的方式進(jìn)行設(shè)計(jì),提高了幅度調(diào)節(jié)的范圍。對(duì)于濾波器的設(shè)計(jì),依據(jù)不同的信號(hào)頻率,分成了4個(gè)部分,對(duì)于500K以下的信號(hào)采用的是二階巴特沃斯有源低通濾波,對(duì)于500K以上至5M以下信號(hào)采用的五階RC低通濾波器。 在軟件設(shè)計(jì)部分,分成兩個(gè)部分,對(duì)于底層驅(qū)動(dòng)程序采用以Labwindows/CVI為平臺(tái)進(jìn)行開(kāi)發(fā),利用其編譯和執(zhí)行速度快,并且和LabVIEW能夠很好連接的特性。對(duì)于上層控制軟件,采用以LabVIEW為平臺(tái)進(jìn)行開(kāi)發(fā),充分利用其圖化設(shè)計(jì),易于擴(kuò)展。 論文最后對(duì)所做工作進(jìn)行了總結(jié),提出了進(jìn)一步改進(jìn)的方向。

    標(biāo)簽: FPGA DDS 信號(hào)源

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):afeiafei309

  • DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

    DDR2 SDRAM是目前內(nèi)存市場(chǎng)上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外,大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存,越來(lái)越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此,設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。 論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上,設(shè)計(jì)出DDR2控制器的整體架構(gòu),采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想,將DDR2控制器劃分為若干模塊,并使用Verilog HDL語(yǔ)言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問(wèn)題,對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上,設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái),針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證,并實(shí)現(xiàn)在Altera Stratix II GX90開(kāi)發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫(xiě)操作控制的FPGA功能演示。 論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是: 1.支持?jǐn)?shù)字PHY電路,不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口,節(jié)約了設(shè)計(jì)成本,縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來(lái),簡(jiǎn)化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片,使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù),充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制,方便用戶(hù)對(duì)DDR2內(nèi)存的控制。

    標(biāo)簽: DDR2 FPGA 控制器

    上傳時(shí)間: 2013-06-10

    上傳用戶(hù):ynzfm

  • 基于FPGA的多平臺(tái)虛擬儀器研究設(shè)計(jì).rar

    虛擬儀器技術(shù)是以傳感器、信號(hào)測(cè)量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門(mén)綜合應(yīng)用技術(shù)。目前虛擬儀器大部分是基于PC機(jī),利用PCI等總線技術(shù)傳輸數(shù)據(jù),數(shù)據(jù)卡插拔不便,便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展,嵌入式系統(tǒng)平臺(tái)已經(jīng)應(yīng)用到各個(gè)領(lǐng)域,而市場(chǎng)上的嵌入式虛擬儀器系統(tǒng)還相當(dāng)少,各種研究工作才剛剛起步,各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學(xué)研究中已成為必不可少的部分。因此在我國(guó)開(kāi)發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢(shì)在必行。 針對(duì)目前虛擬儀器系統(tǒng)發(fā)展趨勢(shì)和特點(diǎn),采用FPGA技術(shù),進(jìn)行一種支持多種平臺(tái)的高速虛擬儀器系統(tǒng)的設(shè)計(jì)與研究,并針對(duì)高速虛擬儀器系統(tǒng)中的一些技術(shù)難點(diǎn)提出解決方案。首先進(jìn)行了系統(tǒng)的總體設(shè)計(jì),確定了采用FPGA作為系統(tǒng)的控制核心,并選取了Labview作為PC平臺(tái)應(yīng)用程序開(kāi)發(fā)工具,利用USB2.0接口來(lái)進(jìn)行數(shù)據(jù)傳輸;同時(shí)選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺(tái)。隨后進(jìn)行了各個(gè)具體模塊的設(shè)計(jì),在硬件方面,分別設(shè)計(jì)了前端處理電路,ADC電路以及USB接口電路。在軟件方面,進(jìn)行了FPGA控制程序的設(shè)計(jì)工作,實(shí)現(xiàn)了對(duì)各個(gè)模塊和接口電路的控制功能。在上層應(yīng)用程序的設(shè)計(jì)方面,設(shè)計(jì)了Labview應(yīng)用程序,實(shí)現(xiàn)了波形顯示和頻譜分析等儀器功能,人機(jī)界面良好。在嵌入式平臺(tái)上面,進(jìn)行了WinCE下GPIO驅(qū)動(dòng)程序設(shè)計(jì),并在上層應(yīng)用程序中調(diào)用驅(qū)動(dòng)來(lái)進(jìn)行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問(wèn)題,提出利用多體交叉式存儲(chǔ)器結(jié)構(gòu)的設(shè)計(jì)方案,并在FPGA內(nèi)對(duì)控制程序進(jìn)行了設(shè)計(jì),對(duì)其時(shí)序進(jìn)行了仿真。 最后對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作,利用上層軟件對(duì)輸入波形進(jìn)行采集。根據(jù)調(diào)試結(jié)果看,該系統(tǒng)對(duì)輸入信號(hào)進(jìn)行了較好的采樣和存儲(chǔ),還原了波形,達(dá)到了預(yù)期效果。課題研究并且對(duì)設(shè)計(jì)出一種支持多平臺(tái)的新型虛擬儀器系統(tǒng),具有性能好、使用靈活,節(jié)省成本等特點(diǎn),具有較高的研究?jī)r(jià)值和現(xiàn)實(shí)意義。

    標(biāo)簽: FPGA 虛擬儀器

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):shwjl

  • 基于DSP和FPGA導(dǎo)航計(jì)算機(jī)硬件電路研究與設(shè)計(jì).rar

    為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求,拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域,本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。 論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后,提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器,由FPGA完成IMU信號(hào)的采集和緩存以及系統(tǒng)控制信號(hào)的整合;DSP通過(guò)EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開(kāi)發(fā),且在FPGA中使用調(diào)用IP核來(lái)實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動(dòng)的影響。其次,詳細(xì)闡述了利用TI公司的DSP集成開(kāi)發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時(shí)操作系統(tǒng)開(kāi)發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時(shí)操作系統(tǒng)提供的多任務(wù)機(jī)制,將采集處理按照功能劃分四個(gè)相對(duì)獨(dú)立的任務(wù),這些任務(wù)在DSP/BIOS的調(diào)度下,按照用戶(hù)指定的優(yōu)先級(jí)運(yùn)行,大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開(kāi)發(fā)是軟、硬件研究緊密結(jié)合的過(guò)程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上,本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開(kāi)發(fā)流程;其次針對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)各個(gè)功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開(kāi)發(fā)工作,涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號(hào)采集模塊和數(shù)據(jù)存儲(chǔ)模塊;最后,對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作,并對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的功能測(cè)試與驗(yàn)證,完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)系統(tǒng)能夠滿(mǎn)足系統(tǒng)所要求的高精度、實(shí)時(shí)性、穩(wěn)定性要求,適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。

    標(biāo)簽: FPGA DSP 導(dǎo)航計(jì)算機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):lishuoshi1996

主站蜘蛛池模板: 六安市| 北票市| 珲春市| 洛南县| 西乌| 同心县| 桓台县| 集贤县| 西充县| 金昌市| 通城县| 天津市| 聊城市| 嘉定区| 朝阳县| 朔州市| 呈贡县| 莱阳市| 怀集县| 陆川县| 朝阳区| 西平县| 澄迈县| 玉溪市| 昂仁县| 古交市| 类乌齐县| 开远市| 绵阳市| 新邵县| 雅安市| 禄丰县| 湟源县| 长兴县| 临城县| 抚州市| 缙云县| 江西省| 林西县| 松阳县| 搜索|