亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

截止頻率

  • 應(yīng)用VHDL基于FPGA設(shè)計(jì)FIR濾波器

    伴隨高速DSP技術(shù)的廣泛應(yīng)用,實(shí)時(shí)快速可靠地進(jìn)行數(shù)字信號(hào)處理成為用戶追求的目標(biāo)。同時(shí),由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實(shí)現(xiàn)數(shù)字信號(hào)實(shí)時(shí)快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號(hào)處理中常用部件,它的最大優(yōu)點(diǎn)在于:設(shè)計(jì)任何幅頻特性時(shí),可以具有嚴(yán)格的線性相位,這一點(diǎn)對(duì)數(shù)字信號(hào)的實(shí)時(shí)處理非常關(guān)鍵。 FPGA是常用的可編程器件,它所具有的查找表結(jié)構(gòu)非常適用于實(shí)現(xiàn)實(shí)時(shí)快速可靠的FIR濾波器,在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點(diǎn),使得使用VHDL語言基于FPGA芯片實(shí)現(xiàn)FIR濾波器成為研究的方向。 本文對(duì)基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究,并設(shè)計(jì)了一個(gè)16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法作為濾波器的硬件實(shí)現(xiàn)算法,并對(duì)其進(jìn)行了詳細(xì)的討論。針對(duì)分布式算法中查找表規(guī)模過大的缺點(diǎn),采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計(jì)中采用了自頂向下的層次化、模塊化的設(shè)計(jì)思想,將整個(gè)濾波器劃分為多個(gè)模塊,利用VHDL語言的描述方法進(jìn)行了各個(gè)功能模塊的設(shè)計(jì),最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計(jì)。 3.采用FLEX10K系列器件實(shí)現(xiàn)一個(gè)16階的FIR低通濾波器的設(shè)計(jì)實(shí)例,用MAX+PLUSII軟件進(jìn)行了仿真,并用MATLAB對(duì)仿真結(jié)果進(jìn)行了分析,證明所設(shè)計(jì)的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明,本論文所設(shè)計(jì)的FIR濾波器硬件規(guī)模較小,采樣率達(dá)到了17.73MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動(dòng),就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計(jì)的靈活性。

    標(biāo)簽: VHDL FPGA FIR 濾波器

    上傳時(shí)間: 2013-04-24

    上傳用戶:zdluffy

  • 雙信號(hào)快速測(cè)頻技術(shù)及FPGA實(shí)現(xiàn)

    建立在數(shù)據(jù)率轉(zhuǎn)換技術(shù)之上的寬帶數(shù)字偵察接收機(jī)要求能夠?qū)崿F(xiàn)高截獲概率、高靈敏度、近乎實(shí)時(shí)的信號(hào)處理能力。雙信號(hào)數(shù)據(jù)率轉(zhuǎn)換技術(shù)是寬帶數(shù)字偵察接收機(jī)關(guān)鍵技術(shù)之一,是解決寬帶數(shù)字接收機(jī)中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測(cè)頻技術(shù)以及帶通濾波,即寬帶數(shù)字下變頻技術(shù),是實(shí)現(xiàn)數(shù)據(jù)率轉(zhuǎn)換系統(tǒng)的關(guān)鍵技術(shù)。本文首先介紹了寬帶數(shù)字偵察接收關(guān)鍵技術(shù)之一的數(shù)據(jù)率轉(zhuǎn)換技術(shù),著重研究了快速、高精度雙信號(hào)測(cè)頻算法以及實(shí)驗(yàn)系統(tǒng)硬件實(shí)現(xiàn)。論文主要工作如下: (1)分析了現(xiàn)代電子偵察環(huán)境下的信號(hào)特征,指出寬帶數(shù)字接收機(jī)必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實(shí)時(shí)的響應(yīng)時(shí)間。給出了一種頻率引導(dǎo)式的數(shù)字接收機(jī)方案,簡(jiǎn)要介紹這種接收機(jī)的關(guān)鍵技術(shù)——快速、高精度頻率估計(jì)以及高效的數(shù)據(jù)率轉(zhuǎn)換。 (2)介紹了FFT技術(shù)在測(cè)頻算法中的應(yīng)用,比較了FFT專用芯片及其優(yōu)點(diǎn)和缺點(diǎn),指出為了滿足實(shí)時(shí)處理要求,必須選用FPGA設(shè)計(jì)FFT模塊。 (3)在分析常規(guī)的插值算法基礎(chǔ)上,提出了一種單信號(hào)的快速插值頻率估計(jì)方法,只需三個(gè)FFT變換系數(shù)的實(shí)部構(gòu)造頻率修正項(xiàng),計(jì)算量低。該方法具有精度高、測(cè)頻速率快的特點(diǎn)。 (4)基于DFT理論和自相關(guān)理論,提出了結(jié)合FFT和自相關(guān)的雙信號(hào)頻率估計(jì)算法。該方法先用DFT估計(jì)其中一個(gè)信號(hào)的頻率和幅度,以此頻率對(duì)信號(hào)解調(diào)并對(duì)消該頻率成分,最后利用自相關(guān)理論估計(jì)出另一個(gè)信號(hào)的頻率。 (5)基于DFT理論和FFT技術(shù),研究了信號(hào)平方與FFT結(jié)合的雙信號(hào)頻率估計(jì)算法。根據(jù)信號(hào)中兩頻率分量的幅度比,只需一次一維平方信號(hào)譜峰搜索,就可以得到雙信號(hào)的和頻與差頻分量的估計(jì)值,并利用插值技術(shù)提高測(cè)頻精度。該算法能夠精確地估計(jì)頻率間隔小的雙信號(hào)頻率,且容易地?cái)U(kuò)展到復(fù)信號(hào),F(xiàn)PGA硬件實(shí)現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論,研究了基于AR(2)模型的雙信號(hào)頻率估計(jì)算法。方法在利用AR(2)模型系數(shù)估計(jì)雙正弦信號(hào)頻率之和的同時(shí),利用FFT快速測(cè)頻算法估計(jì)其中強(qiáng)信號(hào)分量的頻率值。算法仿真驗(yàn)證和性能分析表明了提出的算法能快速高精度地估計(jì)雙信號(hào)頻率。 (7)給出了基于頻譜重心算法的雷達(dá)雙信號(hào)頻率估計(jì)的FPGA硬件實(shí)現(xiàn)架構(gòu),并進(jìn)行了時(shí)序仿真。 (8)討論了雙信號(hào)帶寬匹配接收系統(tǒng)的硬件設(shè)計(jì)方案,給出了快速測(cè)頻及帶寬估計(jì)模塊設(shè)計(jì)。

    標(biāo)簽: FPGA 信號(hào) 測(cè)頻

    上傳時(shí)間: 2013-06-02

    上傳用戶:youke111

  • 基于FPGA的機(jī)載高速數(shù)據(jù)記錄系統(tǒng)的研究

    本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合,提出了用可編程芯片來控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄,能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究,對(duì)VHDL語言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析,在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8),將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證,驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后,在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度,F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式,可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說明,對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述,對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼,還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用,給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí),還對(duì)下一步工作提出了有益的建議。

    標(biāo)簽: FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)

    上傳時(shí)間: 2013-08-05

    上傳用戶:hanli8870

  • 全并行Viterbi譯碼器的FPGA實(shí)現(xiàn)

      本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究,并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。  首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法,對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn),而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果。  測(cè)試結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。

    標(biāo)簽: Viterbi FPGA 并行 譯碼器

    上傳時(shí)間: 2013-07-30

    上傳用戶:13913148949

  • MBOK擴(kuò)頻調(diào)制技術(shù)及基于FPGA的實(shí)現(xiàn)研究

      本文首先對(duì)目前使用比較多的幾種擴(kuò)頻調(diào)制方式:BPSK調(diào)制方式、QPSK調(diào)制方式、CCK調(diào)制方式、MBOK調(diào)制方式進(jìn)行了介紹,并從誤碼率、處理增益、頻帶利用率等方面對(duì)它們進(jìn)行了比較,重點(diǎn)討論了MBOK調(diào)制方式的優(yōu)越性能。然后研究了MBOK調(diào)制方式的擴(kuò)頻和解擴(kuò)方案,包括高速數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、擴(kuò)頻、偽碼同步、解擴(kuò)等。最后,以Altera公司的MAXPLUSⅡ開發(fā)系統(tǒng)為平臺(tái),對(duì)系統(tǒng)的各個(gè)部分進(jìn)行了模塊化設(shè)計(jì),并進(jìn)行了軟件仿真,仿真結(jié)果表明,設(shè)計(jì)達(dá)到了預(yù)定的要求。  

    標(biāo)簽: MBOK FPGA 擴(kuò)頻 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-05-15

    上傳用戶:dancnc

  • 數(shù)字式π/4-DQPSK調(diào)制解調(diào)研究與FPGA實(shí)現(xiàn)

      數(shù)字式π/4-DQPSK是一種線性窄帶調(diào)制技術(shù),具有頻譜利用率高、頻譜特性好、抗衰落性能強(qiáng)、可用非相干解調(diào)等突出特點(diǎn)。在移動(dòng)通信、衛(wèi)星通信中得到廣泛應(yīng)用。  本文介紹了π/4-DQPSK調(diào)制解調(diào)的基本原理和各個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn);完成了調(diào)制解調(diào)算法的Matlab仿真設(shè)計(jì);采用VHDL硬件描述語言在Xilinx公司的ISE5.2開發(fā)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)各個(gè)模塊,通過了時(shí)序仿真,實(shí)現(xiàn)了正確解調(diào);分析了在實(shí)現(xiàn)過程中,采用1bit差分檢測(cè)了誤碼率。文章由推出的誤碼率表達(dá)式得到靜態(tài)高斯噪聲下,信噪比為16dB時(shí)誤碼率可達(dá)10-8。用Protel99SE進(jìn)行PCB板設(shè)計(jì),完成程序下載進(jìn)FPGA芯片以及電路調(diào)試,其輸入符號(hào)速率200kbps,調(diào)制中頻455kHz。測(cè)試結(jié)果驗(yàn)證了程序的正確,實(shí)現(xiàn)了π/4-DQPSK調(diào)制解調(diào)系統(tǒng)完成預(yù)定的目標(biāo)。  

    標(biāo)簽: DQPSK FPGA 數(shù)字式 調(diào)制解調(diào)

    上傳時(shí)間: 2013-04-24

    上傳用戶:June

  • 基于FPGA的電力系統(tǒng)諧波檢測(cè)

    電力系統(tǒng)自誕生以來,就孿生了電力系統(tǒng)諧波,隨著電子裝置的廣泛應(yīng)用,諧波問題變得日益嚴(yán)重,電力諧波已經(jīng)成為電力系統(tǒng)的公害。諧波檢測(cè)是諧波研究中的一個(gè)重要的分支,是解決其他相關(guān)諧波問題的基礎(chǔ),因此進(jìn)行諧波檢測(cè)的研究具有重要的理論意義和實(shí)用價(jià)值。 本論文主要是從諧波檢測(cè)理論和實(shí)現(xiàn)方法上探討了高精度、高實(shí)時(shí)性諧波檢測(cè)數(shù)字系統(tǒng)的相關(guān)問題。 論文中闡述了電力系統(tǒng)諧波的相關(guān)概念和產(chǎn)生原理,并分析了電力諧波的特點(diǎn)。在檢測(cè)理論上,本文采用FFT理論來計(jì)算諧波含量,研究了Radix-2FFT在諧波檢測(cè)中的應(yīng)用,描述了FFT分析過程中的頻譜泄漏現(xiàn)象,并從理論上研究了頻譜泄漏的根源。 為了解決頻譜泄漏問題,本文提出了采用鎖相倍頻技術(shù)方法,跟蹤電力系統(tǒng)工頻頻率變化,從而有效減少頻譜泄漏。在諧波檢測(cè)中,F(xiàn)FT運(yùn)算量很大、對(duì)速度和精度要求苛刻,本文探討了應(yīng)用FPGA實(shí)現(xiàn)FFT信號(hào)處理的方法。

    標(biāo)簽: FPGA 電力系統(tǒng) 諧波檢測(cè)

    上傳時(shí)間: 2013-06-17

    上傳用戶:gxf2016

  • 基于提升機(jī)構(gòu)的二維離散小波的FPGA設(shè)計(jì)

    在衛(wèi)星遙感設(shè)備中,隨著遙感技術(shù)的發(fā)展和對(duì)傳輸式觀測(cè)衛(wèi)星遙感圖像質(zhì)量要求的不斷提高,航天遙感圖像的分辨率和采樣率也越來越高,由此引起高分辨率遙感圖像數(shù)據(jù)存儲(chǔ)量和傳輸數(shù)據(jù)量的急劇增長(zhǎng),然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息,必須解決輸入數(shù)據(jù)碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據(jù)的高保真、實(shí)時(shí)、大壓縮比壓縮技術(shù)就成了解決這一矛盾的關(guān)鍵技術(shù)。FPGA器件為實(shí)現(xiàn)數(shù)據(jù)壓縮提供了一種壓縮算法的硬件實(shí)現(xiàn)的一個(gè)理想的平臺(tái)。FPGA器件集成度高,體積小,通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái),經(jīng)過設(shè)計(jì)輸入,仿真,測(cè)試和校驗(yàn),直到達(dá)到預(yù)期的結(jié)果,減少了開發(fā)周期。小波變換能夠適應(yīng)現(xiàn)代圖像壓縮所需要的如多分辨率、多層質(zhì)量控制等要求,在較大壓縮比下,小波圖像壓縮質(zhì)量明顯好于DCT變換,因此小波變換成為新一代壓縮標(biāo)準(zhǔn)JPEG2000的核心算法。同時(shí),小波變換的提升算法結(jié)構(gòu)簡(jiǎn)單,能夠?qū)崿F(xiàn)快速算法,有利于硬件實(shí)現(xiàn),因此提升小波變換對(duì)于采用FPGA或ASIC來實(shí)現(xiàn)圖像變換來說是很好的選擇。本文針對(duì)衛(wèi)星遙感圖像的數(shù)據(jù)流,主要研究可以對(duì)衛(wèi)星圖像進(jìn)行實(shí)時(shí)二維小波變換的方案。針對(duì)提升小波變換的VLSI結(jié)構(gòu)和FPGA設(shè)計(jì)中的關(guān)鍵技術(shù),從邊界延拓、濾波器結(jié)構(gòu)、整數(shù)小波、定點(diǎn)運(yùn)算、原位運(yùn)算等方面進(jìn)行了研究和討論,并且完成了針對(duì)衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實(shí)現(xiàn)。采用VerIlog語言對(duì)設(shè)計(jì)進(jìn)行了仿真驗(yàn)證,并將仿真結(jié)果同matlab仿真結(jié)果進(jìn)行了比較,比較結(jié)果表明該方案能實(shí)現(xiàn)對(duì)衛(wèi)星遙感圖像數(shù)據(jù)流的二維提升小波變換的功能。同時(shí)QuartusII綜合結(jié)果也表明,系統(tǒng)時(shí)鐘能夠工作在很高的頻率,可以滿足高速實(shí)時(shí)對(duì)衛(wèi)星圖像的小波變換處理。

    標(biāo)簽: FPGA 提升機(jī) 二維 離散小波

    上傳時(shí)間: 2013-06-15

    上傳用戶:00.00

  • FPGA技術(shù)在全數(shù)字化超聲診斷儀中的應(yīng)用研究

    數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛,研制全數(shù)字化的醫(yī)療儀器已成為趨勢(shì)。盡管很多超聲成像儀器設(shè)計(jì)制造中使用了數(shù)字化技術(shù),但是我們可以說現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展,PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用,例如數(shù)字通信和相控雷達(dá)領(lǐng)域。 在研究現(xiàn)代超聲成像原理的基礎(chǔ)上,我們首先介紹了常見的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能,同時(shí)也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們?cè)敿?xì)分析討論了B 超中,全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實(shí)現(xiàn)手段。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率,仿真結(jié)果表明資源使用合理且訪問時(shí)間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息,也能給出多普勒超聲成像所需要的回波的相移信息。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器,能夠給出一對(duì)幅值和相位較平衡的正交信號(hào),且在FPGA 片內(nèi)實(shí)現(xiàn)方案簡(jiǎn)單廉價(jià)。數(shù)控振蕩器輸出波形的頻率可動(dòng)態(tài)控制且精度較高,對(duì)于隨著超聲在人體組織深度上的穿透衰減,導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象,可視作將回波接收機(jī)的中心頻率同步動(dòng)態(tài)變化進(jìn)行補(bǔ)償。 還設(shè)計(jì)實(shí)現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計(jì)實(shí)現(xiàn)了聚焦延時(shí)、脈寬和重復(fù)頻率可動(dòng)態(tài)控制的發(fā)射驅(qū)動(dòng)脈沖產(chǎn)生器、線掃控制、探頭激勵(lì)控制、功能碼存儲(chǔ)等功能模塊,功能仿真和時(shí)序分析結(jié)果表明該子系統(tǒng)為設(shè)計(jì)實(shí)現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ),將加快其研發(fā)和制造進(jìn)程,為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來新思路。

    標(biāo)簽: FPGA 全數(shù)字 中的應(yīng)用 超聲診斷儀

    上傳時(shí)間: 2013-06-18

    上傳用戶:hfmm633

  • 指紋識(shí)別算法的研究及基于FPGA的硬件實(shí)現(xiàn)

    隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步,基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一,根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè),該領(lǐng)域的收入的年增長(zhǎng)率30-50%,到2008年,全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性,穩(wěn)定性,方便快捷的特點(diǎn),恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù),也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內(nèi)部,與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究,結(jié)合NiosⅡ嵌入式處理器的特點(diǎn),對(duì)算法進(jìn)行了合理的選擇與優(yōu)化,形成了一套完整的指紋識(shí)別算法,并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面: 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn),提高了算法的性能;設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu);提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高,可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本,同時(shí)提升系統(tǒng)的性能的原則,使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng),然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲(chǔ)器以及小鍵盤和LCD顯示屏等器件,設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng),提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證,實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口,并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì),具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。

    標(biāo)簽: FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)

    上傳時(shí)間: 2013-06-07

    上傳用戶:kikye

主站蜘蛛池模板: 新河县| 玉溪市| 巴南区| 论坛| 凤台县| 靖西县| 金阳县| 泰顺县| 云龙县| 新龙县| 巴里| 安庆市| 香港 | 晋中市| 四会市| 天津市| 兴安盟| 洪泽县| 江阴市| 吉隆县| 曲水县| 长沙县| 马鞍山市| 五大连池市| 满洲里市| 天峨县| 涟源市| 石景山区| 从化市| 秦皇岛市| 临泉县| 涪陵区| 荥经县| 曲靖市| 壶关县| 友谊县| 鸡西市| 汾阳市| 舟山市| 睢宁县| 华宁县|