国产精品免费看一区二区三区,日韩中文第一页,国产第一页在线视频

抑制技術

空時域導航系統(tǒng)抗干擾算法研究及FPGA設計.rar

隨著敵對人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導航接收機的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時域級聯(lián)或空時聯(lián)合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置，即不同的陣形，會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究，分析了導致差異的原因，通過對比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進一步推廣到空時自適應抗干擾，也具有同樣的結論。結合工程實現(xiàn)，基于FPGA完成空時抗干擾硬件模塊設計，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵，對硬件模塊的輸出結果進行分析，與非自適應空時波束形成結果相比，實驗驗證了模塊的有效性；與Matlab仿真處理的結果相比，驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數(shù)條件下的陣列布陣具有一定的參考價值，空時抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對工程實現(xiàn)具有一定的借鑒意義。

標簽： FPGA 時域導航系統(tǒng)

上傳時間： 2013-05-28

上傳用戶：thinode
衛(wèi)星導航接收機中長碼直捕算法研究與FPGA實現(xiàn).rar

衛(wèi)星導航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用，戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛(wèi)星發(fā)出的特定信號。接收機選取至少四顆衛(wèi)星發(fā)出的信號進行分析，就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論，擴頻通信技術與常規(guī)的通信技術相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領域向民用領域迅速發(fā)展，成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統(tǒng)，本文所研究的就是這一類系統(tǒng)。目前在衛(wèi)星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規(guī)模并行相關器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術的原理，并給出了它們的優(yōu)缺點。本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內外相關文獻中長碼直捕方法的分析與對比，并且結合在實際過程中硬件資源需求的考慮，應用了基于分段補零循環(huán)相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現(xiàn)接收信號與本地長碼的并行相關，同時完成頻偏的搜索，將傳統(tǒng)的二維搜索轉換為并行的一維搜索，從而能快速實現(xiàn)長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰(zhàn)場環(huán)境下，GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現(xiàn)對GPS信號的捕獲，即抗干擾技術的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環(huán)境下，需要借助信號處理技術在不增加信號帶寬的條件下提高系統(tǒng)的抗干擾能力，以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現(xiàn)方案，并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現(xiàn)；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現(xiàn)了各模塊的單獨測試和整個系統(tǒng)的聯(lián)調，通過聯(lián)調驗證，本文提出的長碼直接捕獲方法正確、可行。本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應用于GPS接收機，監(jiān)測站接收機的同步等，對我國自主研發(fā)導航定位接收機也有重大的現(xiàn)實及經(jīng)濟意義。

標簽： FPGA 衛(wèi)星導航接收機

上傳時間： 2013-06-18

上傳用戶：wang5829
FPGA可配置端口電路的設計.rar

可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制，對16種狀態(tài)機的轉換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結構來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅動能力更加強大。

標簽： FPGA 可配置端口

上傳時間： 2013-07-20

上傳用戶：頂?shù)弥?/p>
高速PCB布線技術匯總.rar

多篇高速PCB布線的文章，高速PCB板的電源布線設計，高頻PCB設計中出現(xiàn)的干擾分析及對策，高速數(shù)字印制電路板電源地面層結構對ΔI噪聲抑制的研究，高速PCB板的電源布線設計等等

標簽： PCB 布線技術

上傳時間： 2013-07-27

上傳用戶：yyyyyyyyyy
基于FPGA的直擴調制解調器的設計與實現(xiàn).rar

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統(tǒng)和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關設計。整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調等模塊。論文首先介紹了擴頻通信系統(tǒng)的特點以及相關技術的國內外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內容。然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。接著，論文給出了系統(tǒng)總體設計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結果。然后論文介紹了整個系統(tǒng)的硬件電路設計和它在真實系統(tǒng)中連機調試所得到的測試結果，結果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。最后是對論文工作的一些總結和對今后工作的展望。

標簽： FPGA 調制解調器

上傳時間： 2013-05-23

上傳用戶：磊子226
高可靠性增量式光電編碼器接口電路設計.zip

針對目前增量式光電編碼器辨向計數(shù)電路脈沖或抖動干擾抑制能力差的問題，提出了一種基于有限狀態(tài)機的編碼器接口電路設計方案，并給出了硬件實

標簽： zip 可靠性光電編碼器增量式

上傳時間： 2013-05-21

上傳用戶：michael52
AD8221中文資料.rar

AD8221中文資料，儀器儀表放大器。高共模抑制比

標簽： 8221 AD

上傳時間： 2013-07-31

上傳用戶：songrui
《信號完整性分析》.rar

國外信號完整性的經(jīng)典之作，中文譯本本書全面論述了信號完警性問題，主要講述了信號完整性和物理設概念，帶寬、電感和特性阻抗的實質含義，電阻、電容、電感和阻擾的相關分析，解決信號完整性問題的四個實用技術手段，物理互連世計對信號完格性的影響，數(shù)學推導背后隱藏的解決方案，以及改進信號完整推薦的設計準則等。該書與其他大多數(shù)同類書籍相比更強調直觀理解、實用工具和工程實踐，它以入門式的切入方式，使得讀者很容易認識到物理互連影響電氣性能的實質，從而可以盡快掌握信號完整性設計技術。本書作者以實踐專家的視角指出了造成信號完整性問題的根源，特別給出了在設計前期階段的問題解決方案，這是面向電子工業(yè)界的設技工程師和產(chǎn)品負責人的一本具有實用價值的參考書，其目的在于幫助也們在信號完整性問題出現(xiàn)之前能提前發(fā)現(xiàn)并及早加以解決，同時也可作為相關專業(yè)水本科生及研究生的教學指導用書

標簽： 信號完整性分

上傳時間： 2013-04-24

上傳用戶：bangbangbang
紅外成像制導的FPGA數(shù)據(jù)預處理技術研究

本文研究了在復雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實現(xiàn)，主要包括以下內容： 1.通過對實際紅外圖像的背景和噪聲特性的研究分析，設計改進了一種基于加權廣義次序統(tǒng)計濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區(qū)域，所以本文在對圖像特性分析的基礎上，設計改進了基于加權廣義次序統(tǒng)計濾波器的背景抑制的算法。在對采集的起伏背景紅外圖像進行背景抑制后，用全局門限可以有效的分割出目標信息，輸出包含目標信息的二值化圖像，為后續(xù)處理提供數(shù)據(jù)。但是出于更復雜背景條件下算法有效性的目的，深入討論了局部自適應門限分割算法的設計。 2.在實時信號處理系統(tǒng)中，底層的圖像預處理算法目前難以用軟件實現(xiàn)；但是其運算結構相對比較簡單，適于用FPGA進行硬件實現(xiàn)。本文對算法的FPGA設計作了較為深入地研究，同時介紹了算法的VHDL實現(xiàn)，利用模塊化的優(yōu)點對算法分模塊設計，對各個模塊的實現(xiàn)作了詳細介紹。 3.完成了紅外成像制導系統(tǒng)的預處理部分硬件電路設計，對FPGA中預處理算法的處理結果進行了驗證。通過算法在硬件上的實現(xiàn)，證明了算法的有效性。

標簽： FPGA 紅外成像制導數(shù)據(jù)

上傳時間： 2013-07-02

上傳用戶：釣鰲牧馬
基于ARM的電網(wǎng)參數(shù)綜合監(jiān)測儀的研制

針對現(xiàn)代中低壓電網(wǎng)電能質量的監(jiān)測及諧波治理的需要，論文綜合運用嵌入式技術、現(xiàn)代信號處理技術、虛擬儀器技術設計了一種新型低功耗、集成化的電網(wǎng)參數(shù)監(jiān)測儀。此系統(tǒng)實現(xiàn)了對三相電網(wǎng)相/線電壓、電流、有功功率、無功功率、視在功率、電網(wǎng)頻率、功率因數(shù)以及三相電壓、電流的31次以內諧波的實時監(jiān)測。論文分析了基于微處理器的電力系統(tǒng)基本參數(shù)的測量原理；對被測信號的交流參量通過抽樣方法獲得，由多點的抽樣數(shù)據(jù)統(tǒng)計得到的結果可以減小隨機誤差的影響；基于DFT和FFT的諧波測量原理，將FFT應用于諧波分析獲得信號的頻域參數(shù)；針對諧波測量中的混疊誤差設計了二階抗混疊濾波器；分析了非同步采樣和對非時限信號的截斷造成的頻譜泄露和柵欄效應及其對諧波測量精度的影響。討論了常用的幾種窗函數(shù)對頻譜泄漏的抑制作用，在此基礎上選擇加海明窗對采樣信號進行處理；針對DDS具有高精度頻率合成的特點，將其應用到電網(wǎng)信號的采樣上，提高了采樣的同步性，使得測量精度滿足了系統(tǒng)的要求。上述方法需要大量快速的迭代運算，系統(tǒng)微處理器選用了32位ARM芯片LPC2132，提高了系統(tǒng)的數(shù)據(jù)處理能力和實時性。系統(tǒng)供電電源采用了開關電源、減小了體積，提高了效率；完成了下位機數(shù)據(jù)采集部分、二階抗混疊濾波器、測頻電路及通信模塊電路的設計；最后介紹了軟件設計部分，主要包含了數(shù)據(jù)采集的實現(xiàn)過程，F(xiàn)FT程序的設計，給出了各部分程序的流程圖；系統(tǒng)上位機軟件設計了電網(wǎng)數(shù)據(jù)處理程序，該軟件以LabWindows/CVI6.0為開發(fā)平臺，利用CVI豐富的庫函數(shù)，完成對數(shù)據(jù)的處理、顯示和記錄等工作，并采用雙線程運行模式，在數(shù)據(jù)采集和處理的同時完成了顯示、命令的發(fā)送和運行曲線等功能。按上述方案設計的樣機經(jīng)過三次電路制作與軟件調試，主要技術參數(shù)達到了設計要求，通過了實驗室測試，目前正在電力系統(tǒng)諧波治理系統(tǒng)中進行工業(yè)實驗。

標簽： ARM 電網(wǎng)參數(shù) 儀的研制監(jiān)測

上傳時間： 2013-04-24

上傳用戶：我好難過