<button id="aoaqo"></button> PC機之間串口通信的實現一、實驗目的 １．熟悉微機接口實驗裝置的結構和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學會串行通信程序的編制方法。 二、實驗內容與要求 １．基本要求主機接收開關量輸入的數據（二進制或十六進制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數據通過8251A傳輸出去。終端接收后在顯示器上顯示數據。具體操作說明如下：（１）出現提示信息“start with R in the board!”，通過調整乒乓開關的狀態，設置8位數據；（２）在小鍵盤上按“R”鍵，系統將此時乒乓開關的狀態讀入計算機I中，并顯示出來，同時顯示經串行通訊后，計算機II接收到的數據；（３）完成后，系統提示“do you want to send another data? Y/N”，根據用戶需要，在鍵盤按下“Y”鍵，則重復步驟（1），進行另一數據的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進行出錯處理，例如采用奇偶校驗，出錯重傳或者采用接收方回傳和發送方確認來保證發送和接收正確。 三、設計報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發送移位寄存器”（并→串）。能夠完成上述“串←→并”轉換功能的電路，通常稱為“通用異步收發器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發送字符時，必須首先設置TXEN和CTS#為有效狀態，TXEN(Transmitter Enable)是允許發送信號，是命令寄存器中的一位；CTS#(Clear To Send)是由外設發來的對CPU請求發送信號的響應信號。然后就開始發送過程。在發送時，每當CPU送往發送緩沖器一個字符，發送器自動為這個字符加上1個起始位，并且按照編程要求加上奇／偶校驗位以及1個、1.5個或者2個停止位。串行數據以起始位開始，接著是最低有效數據位，最高有效位的后面是奇／偶校驗位，然后是停止位。按位發送的數據是以發送時鐘TXC的下降沿同步的，也就是說這些數據總是在發送時鐘TXC的下降沿從8251A發出。數據傳輸的波特率取決于編程時指定的波特率因子，為發送器時鐘頻率的1、1/16或1/64。當波特率指定為16時，數據傳輸的波特率就是發送器時鐘頻率的1/16。CPU通過數據總線將數據送到8251A的數據輸出緩沖寄存器以后，再傳輸到發送緩沖器，經移位寄存器移位，將并行數據變為串行數據，從TxD端送往外部設備。在8251A接收字符時，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過檢測RxD引腳上的低電平來準備接收字符，在沒有字符傳送時RxD端為高電平。8251A不斷地檢測RxD引腳，從RxD端上檢測到低電平以后，便認為是串行數據的起始位，并且啟動接收控制電路中的一個計數器來進行計數，計數器的頻率等于接收器時鐘頻率。計數器是作為接收器采樣定時，當計數到相當于半個數位的傳輸時間時再次對RxD端進行采樣，如果仍為低電平，則確認該數位是一個有效的起始位。若傳輸一個字符需要16個時鐘，那么就是要在計數8個時鐘后采樣到低電平。之后，8251A每隔一個數位的傳輸時間對RxD端采樣一次，依次確定串行數據位的值。串行數據位順序進入接收移位寄存器，通過校驗并除去停止位，變成并行數據以后通過內部數據總線送入接收緩沖器，此時發出有效狀態的RxRDY信號通知CPU，通知CPU8251A已經收到一個有效的數據。一個字符對應的數據可以是5～8位。如果一個字符對應的數據不到8位，8251A會在移位轉換成并行數據的時候，自動把他們的高位補成0。 五、系統總體設計方案根據系統設計的要求，對系統設計的總體方案進行論證分析如下：1．獲取8位開關量可使用實驗臺上的8255A可編程并行接口芯片，因為只要獲取8位數據量，只需使用基本輸入和8位數據線，所以將8255A工作在方式0，PA0-PA7接實驗臺上的8位開關量。2．當使用串口進行數據傳送時，雖然同步通信速度遠遠高于異步通信，可達500kbit/s，但由于其需要有一個時鐘來實現發送端和接收端之間的同步，硬件電路復雜，通常計算機之間的通信只采用異步通信。3．由于8251A本身沒有時鐘，需要外部提供，所以本設計中使用實驗臺上的8253芯片的計數器2來實現。4：顯示和鍵盤輸入均使用DOS功能調用來實現。設計思路框圖，如下圖所示： 六、硬件設計硬件電路主要分為8位開關量數據獲取電路，串行通信數據發送電路，串行通信數據接收電路三個部分。1．8位開關量數據獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關的數據。此次設計在獲取8位開關數據量時采用8255令其工作在方式0，A口輸入8位數據，CS#接實驗臺上CS1口，對應端口為280H-283H，PA0-PA7接8個開關。2．串行通信電路串行通信電路本設計中8253主要為8251充當頻率發生器，接線如下圖所示。
上傳時間： 2013-12-19
上傳用戶：小火車啦啦啦
為實現設備中存在的低速數據光纖通信的同步復接/ 分接,提出一種基于FPGA 的幀同步頭信號提取檢測方案,其中幀頭由7 位巴克碼1110010 組成,在數據的接收端首先從復接數據中提取時鐘信號,進而檢測幀同步信號,為數字分接提供起始信號,以實現數據的同步分接。實驗表明,此方案成功地在光纖通信系統的接收端檢測到幀同步信號,從而實現了數據的正確分接。
上傳時間： 2013-10-17
上傳用戶：q123321
為了實現AFDX以太網的冗余發送功能，文中通過研究AFDX以太網協議，分析AFDX冗余調度管理的概念和冗余發送過程中順序號的定義與作用，根據順序號的定義來分析數序號在接收端與發送端的作用，然后設計冗余調度算法。根據該算法設計的端系統的實際應用表明，該算法可靠準確，達到了設計的要求。
上傳時間： 2013-10-18
上傳用戶：weixiao99
隨著信號速率的不斷提升，只對高速信號的發送端物理層測試已經不能夠完全反應系統的特性，因此接收機測試也已成為了高速信號的必測項目，尤其是對于信號速率高于5Gbps以上，規范均會規定要求產品必須通過接收機一致性測試。接收端測試的基本原理是測試儀器（通常使用誤碼分析儀或者信號源和能分析誤碼的專用協議分析儀來完成）發出特定的碼型給被測接收端，接收端在環回（Loopback）模式下再將數據接收、恢復后通過其Tx端發送回測試儀器，由測試儀器完成其發出去的數據和接收到的數據的對比，從而分析出誤碼的數量。
上傳時間： 2013-10-22
上傳用戶：zukfu
PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個區別是速率由5GT/s提升到了8GT/s。為了保證數據傳輸密度和直流平衡以及時鐘恢復，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數據編碼為10位數據進行傳輸，這樣鏈路中將會有20%信息量是無效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數據，編碼方式也不可或缺，因此在PCIE 3.0中還通過使用128B/130B的編碼方式（無效信息量減低為1.5625%），同時使用加擾的方式（即數據流先和一個多項式異或得到一個更加隨機性的數據，到接收端使用同樣的多項式將其恢復出來）來實現數據傳輸密度和直流平衡以及時鐘恢復的實現。
上傳時間： 2014-12-29
上傳用戶：shaojie2080
提出一種實時數字化光纖傳輸系統,該系統分為發送端和接收端。發送端用A/D轉換器將輸入的模擬信號數字化,再用FPGA對數據進行處理,并通過光纖傳輸。同時,FPGA還控制A/D轉換器的工作。接收端用串行收發器TLK1501對接收數據進行解碼處理,還原有效信號。
上傳時間： 2013-11-13
上傳用戶：阿譚電器工作室
研究基于IP 無線網絡中精細粒度可伸縮性( FGS) 視頻的傳輸?；诎粨Q的IP 無線網絡通常由兩段鏈路組成: 有線鏈路和無線鏈路。為了處理這種混合網絡中不同類型數據包的丟失情況, 對FGS 視頻增強層數據運用了一個具有比特平面間不平等差錯保護(BPUEP) 的多乘積碼前向糾錯(MPFEC) 方案進行信道編碼。對FGS 增強層每一個比特平面(BP) , 在傳輸層, 采用里德—索羅蒙碼(RS) 提供比特平面間的保護; 而在鏈路層, 則運用循環冗余校驗碼(CRC) 串聯率兼容穿孔卷積碼(RCPC) 提供數據包內保護。還提出了一個率失真優化的信源—信道聯合編碼的碼率配置方案, 仿真結果顯示出該方案在提高接收端視頻質量方面的優勢。
上傳時間： 2013-11-14
上傳用戶：1234567890qqq
差錯控制編碼的基本作法是：在發送端被傳輸的信息序列上附加一些監督碼元，這些多余的碼元與信息之間以某種確定的規則建立校驗關系。接收端按照既定的規則檢驗信息碼元與監督碼元之間的關系，一旦傳輸過程中發生差錯，則信息碼元與監督碼元之間的校驗關系將受到破壞，從而可以發現錯誤，乃至糾正錯誤。
標簽： 漢明碼系統
上傳時間： 2013-11-03
上傳用戶：gai928943
提出一種在接收端結合最大比合并的發送天線選擇新算法。該算法中，發送端從N個可用天線中選擇信道增益最佳的L個天線，而接收端不進行天線選擇并進行最大比合并(MRC)。并對該算法在準靜態瑞利衰落信道的成對差錯(PEP)性能進行了深入地分析。理論分析和仿真試驗證明。盡管發送端天線選擇對MIMO系統的分級階數會造成一定程度的損傷，但同不進行天線選擇O‘M)相比，應用該算法仍能獲得較大的分級增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時碼的性能。
上傳時間： 2013-10-11
上傳用戶：a296386173
多輸入多輸出（MIMO）天線系統是發送端和接收端同時采用多個天線單元的分集接收系統。具有T M 副發送天線、R M 副接收天線的MIMO 系統模型。
上傳時間： 2013-10-31
上傳用戶：tzrdcaabb
