亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

接收端

  • 用FPGA實現直接序列擴頻通信.rar

    擴頻通信,即擴展頻譜通信技術(Spread Spectrum Communication),它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數據用偽隨機編碼序列,也即擴頻序列(SpreadSequence)調制,實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理,恢復出原始信息數據。 擴頻通信系統與常規的通信系統相比,具有很強的抗人為干擾,抗窄帶干擾,抗多徑干擾的能力,并具有信息隱蔽、多址保密通信等特點。 現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性,可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化,并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障,使軟硬件工程師們有了真正的共同語言,使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究,并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分,最后用軟件Protel99SE設計了相應的硬件電路。 該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼,并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真;第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路,并進行了相關測試,完成了預定的功能。

    標簽: FPGA 直接序列 擴頻通信

    上傳時間: 2013-07-26

    上傳用戶:15679277906

  • MIMOOFDM關鍵技術研究與FPGA設計.rar

    寬帶無線通信的持續高速的需求增長刺激了新的通信技術的不斷產生,而這些技術的發展,很大程度上都來自于不同技術的互相補充與融合,這也成為新標準的源泉。正交頻分復用(OFDM)技術在提供高效的頻譜利用率以及良好的抗多徑性能的同時,通過多輸入輸出(MIMO)技術來進一步增加信道容量,在不增加信號帶寬的基礎上取得更高的傳輸速率和更好的傳輸質量。因此MIMO-OFDM技術近年來在成為研究熱點的同時,已被認為是下一帶移動通信和網絡接入標準中的核心技術。 本文主要對MIMO-OFDM系統物理層的關鍵技術進行了研究,并主要對系統的同步和信道估計算法進行了深入的分析,并提出了一些改進。最后進行了MIMO-OFDM基帶系統基于FPGA的物理層設計,對其中一些關鍵模塊的設計,比如信道估計和空時譯碼模塊進行了詳細的討論。 第一章緒論部分首先結合寬帶無線通信技術發展的歷史就MIMO-OFDM技術產生發展的背景進行了分析,指出了MIMO-OFDM研究與發展方向,最后總結了本文的工作目標和基本要求。 第二章主要是推導分析了MIMO-OFDM系統的基本原理,先分別從OFDM技術和MIMO技術兩方面概括性的介紹了其理論以及技術特點,最后對MIMO與OFDM結合的關鍵技術進行了討論。 第三章是對MIMO-OFDM同步算法的研究,主要針對基于訓練序列的同步算法進行了深入討論,關注點是訓練序列的設計。針對原有的一些算法進行了總結與比較,并主要對基于頻域設計的訓練序列符號同步算法做出了改進。 第四章首先從基于導頻的信道估計算法推導開始,關注點放在MIMO-OFDM系統下的自適應信道估計算法研究。文章將原有的一些OFDM自適應信道估計算法擴展到MIMO領域,結合基于共軛梯度的自適應算法并做出了一些改進。 第五章節是本文的硬件設計部分,文章基于一個2發2收MIMO-OFDM系統進行了基帶數字處理部分的FPGA設計工作,根據設計要求實現了發送端和接收端數據處理的基本功能,為完善的和更高性能的MIMO-OFDM系統實現奠定了基礎。

    標簽: MIMOOFDM FPGA 關鍵技術

    上傳時間: 2013-06-26

    上傳用戶:wl9454

  • 軟件無線電中用FPGA實現信道糾錯碼的設計

    軟件無線電是近幾年來提出的一種實現通信的新概念和體制。它的核心是:將寬帶A/D和D/A變換器盡可能地靠近天線,各種功能盡可能地采用軟件進行定義。因此它具有很強的靈活性、開放性和兼容性,是目前研究的熱點。  本文將對軟件無線電的編譯碼部分加以敘述,提出了在VHF/UHF軟件無線電接收/發送樣機中的編譯碼方案及其具體的實現方法。該部分包括發射端的漢明(8,4,4)編碼、RS(100,81)編碼、卷積(2,1,6)編碼,以及在接收端相對應的漢明譯碼、RS譯碼、Viterbi譯碼等。  本文首先介紹軟件無線電的發展概況和VHF/UHF軟件無線電接收/發送樣機的總體方案,然后按照編譯碼部分的功能模塊逐章說明其實現的方法,最后對該部分的設計和實現加以總結。

    標簽: FPGA 軟件無線電 信道 糾錯碼

    上傳時間: 2013-04-24

    上傳用戶:fling_up

  • 音頻延長器

    "立體聲音頻延長器面板型"是我公司自主獨立開發的產品.它使用五類或五類以上非屏蔽雙絞線作為傳輸介質,采用ABS塑膠外殼,接線簡單方便,發送端與音頻信號源連接,接收端連接到揚聲器.成對使用,抗干擾能力強,音頻可以傳輸300米遠的距離。無需外接電源。

    標簽: 音頻 延長器

    上傳時間: 2013-05-16

    上傳用戶:Altman

  • 基于ARM網絡語音AGC系統的研究及實現.pdf

    語音通信是人類通信的重要組成部分,伴隨著數字通信技術和計算機技術的發展,特別是Internet的出現,基于因特網的數字語音通信技術得了到迅速的發展。由于設備、環境、人為操作等因素的影響,網絡上傳輸的語音信號可能出現忽大忽小的情況,為了得到較好的語音信號輸出效果,需要在接收端對語音信號進行處理。針對以上情況,本文研究并實現了基于ARM的網絡語音AGC系統。 本文結合嵌入式系統和AGC技術的發展,設計實現了一個基于ARM的網絡語音AGC系統。本文首先對AGC算法進行了深入研究,在對LMS算法進行研究的基礎上提出了一種基于LMS的數字語音AGC算法,通過Matlab軟件對算法進行了仿真;設計了一個由AT91RM9200微處理器、網絡控制器、音頻芯片構成的嵌入式AGC處理終端硬件平臺,構建了嵌入式Linux操作系統,并在此基礎上設計實現了網絡語音AGC系統的下位機終端。該終端主要實現了用基于LMS的數字語音AGC算法實時地處理從網絡上傳過來的忽大忽小的數字語音信號,取得良好的語音信號輸出,并且穩定性可靠;設計實現了上位PC機程序,上位機實現了通過網絡將數字語音信號實時地傳送到嵌入式終端的功能。 本設計采用高性能微處理器,配合嵌入式Linux強大支持功能的實現方案,具有高性能、低成本、小型化、實時性強等諸多優點。相比傳統的實現架構,該設計具有更好的靈活性和操作性,性價比更高,功能更強大,同時可擴展性和可移植性也更好,具有一定的技術先進性和廣泛的應用前景。

    標簽: ARM AGC 網絡語音

    上傳時間: 2013-06-11

    上傳用戶:幾何公差

  • 基于ARM無線智能監控系統的設計與實現.pdf

    隨著計算機網絡的廣泛應用以及嵌入式技術、圖像技術的不斷進步,視頻監控領域進入了一個快速發展的時期。基于嵌入式技術的視頻監控技術作為一種先進的、廉價的視頻監控技術,為視頻監控設備的開發提供了一種全新解決方案。近年來,采用無線網絡技術的視頻監控系統由于其更低廉的價格、更靈活的部署方式受到廣大視頻監控用戶的青睞,逐漸成為視頻監控技術的發展方向之一。 運動目標檢測算法是一種在視頻圖像檢測中經常使用的算法,主要用來發現視頻中的運動物體。在視頻監控系統中引入運動目標檢測算法可使監控系統具備簡單的智能功能,即在有運動物體進入監控區域時才傳輸視頻并錄像。常用的運動目標檢測算法包括幀間差分法和背景差法等。 論文在融合嵌入式技術、運動目標檢測技術的基礎上,結合視頻監控系統在室內及小型辦公場所應用的實際需求,提出了一種基于嵌入式技術的無線智能視頻監控系統解決方案。該方案的視頻監控端采用三星公司基于ARM體系結構的芯片S3C2440A作為處理器,在使用該處理器的硬件板上構建了嵌入式Linux操作系統作為應用程序開發的平臺。在視頻監控系統的視頻監控端應用程序開發中,論文分析了幀間差分法和背景差法的優缺點,并在此基礎上實現了兩種算法的融合,完成了在視頻采集的同時實現對運動物體的檢測。系統的PC視頻接收端應用程序使用C#語言編寫,程序開發中使用了網絡編程技術,在Windows操作系統下實現了視頻接收、錄像及錄像播放功能。 實驗結果表明,論文設計圓滿地完成了功能要求,對基于嵌入式平臺的監控系統設計具有很大的參考價值。

    標簽: ARM 無線智能 監控系統

    上傳時間: 2013-06-11

    上傳用戶:asdkin

  • DVBT信道編解碼算法研究及FPGA實現

    數字通信系統中,在實際信道上傳輸數字信號時,由于信道傳輸特性不理想及噪聲的影響,接收端所收到的數字信號不可避免地會發生錯誤。為了減小誤碼率,提高接收質量,必須采用差錯控制編碼。對于數字視頻通信系統這類高碼率,高要求的系統,為了提供優良的圖象質量,采用差錯控制編碼尤為重要。 本文采用的DVB-T系統差錯控制技術是針對于數字視頻通信而設計的,提出了糾錯編碼結合交織技術的實現方案,即RS(204,188,8)截短碼、卷積交織、卷積碼三種技術的級聯。各技術中的參數設計為輸入的MPEG-2傳輸流(TS流)提供了便利,在編碼后可以保持傳輸流的幀結構和同步字節不改變,使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術,DVB-T系統,以及硬件實現所用到的FPGA實現方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理,并提出了三類技術的硬件實現方案。其中,重點論述了RS碼解碼的硬件實現。將RS碼解碼分為四個模塊:伴隨式計算,BM迭代,錢搜索和錯誤值計算,分別講述每個模塊的電路設計方案并給出仿真結果。最后,將該差錯控制系統應用于一個輸出速率恒定的實際數字視頻通信系統中,按系統需要,加入了接口電路和速率控制的設計。

    標簽: DVBT FPGA 信道 編解碼

    上傳時間: 2013-04-24

    上傳用戶:gcs333

  • 基于ARM的流媒體傳輸方法的研究

    隨著計算機技術和網絡的飛速發展,流媒體技術的產生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協議,運用流式傳輸技術,可以使人們在最短的時間內獲得想要的多媒體資訊。流媒體技術可廣泛應用于視頻播放、視頻會議、遠程教育等。嵌入式系統是當前研究的另一個熱點。它具有低功耗、體積小、集成度高和專用性強等特點。嵌入式系統早期主要應用于軍事及航空航天領域,隨著工nternet的發展,新型的嵌入式系統正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產品方向發展。 因此,基于嵌入式設備的流媒體傳輸就是一個非常有意義的研究方向。本文基于南京某公司的實際產品項目“電梯多媒體項目”,將流媒體技術與嵌入式設備相結合,應用于電梯之中,使多媒體資訊的傳播無處不在。 本文首先研究了流媒體傳輸的相關技術。深入研究了用于流媒體傳輸的實時傳輸與控制協議RTP/RTCP,掌握其結構與規則;研究了實時傳輸QoS控制技術,分析現有的一些網絡傳輸控制方法,分析了流媒體與嵌入式系統的特點。 本文然后詳細分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍,并改進了其中基于發送端速率控制的擁塞控制方法,設計了一種基于接收端緩存和發送端速率控制相結合的流媒體傳輸控制方法。通過對接收端緩存剩余空間臨界點的設置與監控,來輔助調節發送端的數據發送速率。它既可以避免網絡擁塞,又可以提高流媒體的傳輸質量。 本文最后介紹了嵌入式Linux系統的移植,分析了網絡上開源的RTP/RTCP實現庫JRTPLIB,并結合本文實際需要,對RTCP中RR分組的結構做了修改,以此為基礎設計了一個系統,實現本文所改進的用于ARM流媒體傳輸控制的方法。

    標簽: ARM 流媒體傳輸 法的研究

    上傳時間: 2013-07-06

    上傳用戶:ryb

  • 基于ARM技術的大氣激光信號處理技術研究

    大氣激光通信是指以激光光波作為載體,大氣作為傳輸介質的光通信系統。在空間大氣激光通信中,由于大氣的散射、吸收,大氣湍流等作用,在激光接收端就會出現光斑抖動、相位起伏等現象,因此研究一種適合在高速率、弱信號條件下處理技術,保證激光信號的誤碼率是有著十分重要的意義。 本文研究了一種基于嵌入式微處理器系統的大氣激光信號處理方法。文章從空間激光發展現狀及信道環境出發,提出了一種采用ARM微處理控制器并在控制器上移植實時操作系統μC/OS-Ⅱ,運用浮動閾值算法來減小大氣信道對激光探測的影響的方法。在測試中,取得了比較好的實驗效果。

    標簽: ARM 大氣 信號處理 激光

    上傳時間: 2013-04-24

    上傳用戶:prczsf

  • 基于FPGA的多路E1反向復用傳輸芯片的設計與實現

    隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.

    標簽: FPGA 多路 傳輸 片的設計

    上傳時間: 2013-07-16

    上傳用戶:asdkin

主站蜘蛛池模板: 涿鹿县| 丹阳市| 阜新市| 家居| 竹山县| 仁布县| 金秀| 开鲁县| 思茅市| 翁源县| 安阳市| 乾安县| 望奎县| 崇明县| 诸暨市| 西吉县| 安平县| 遂川县| 固安县| 增城市| 白山市| 从江县| 麟游县| 新泰市| 凭祥市| 潞西市| 突泉县| 舒兰市| 治多县| 延寿县| 航空| 台中市| 大足县| 辰溪县| 定陶县| 台前县| 景谷| 托里县| 南安市| 涟源市| 武隆县|