脈沖壓縮技術是指對雷達發射的寬脈沖信號進行調制(如線性調頻、非線性調頻、相位編碼)，并在接收端對回波寬脈沖信號進行脈沖壓縮處理后得到窄脈沖的實現過程。脈沖壓縮有效地解決了雷達作用距離與距離分辨率之間的矛盾，可以在保證雷達在一定作用距離下提高距離分辨率。\r\n
上傳時間： 2013-08-31
上傳用戶：王楚楚
空間多媒體通信過程中存在的不可預測的分組數據丟失、亂序，可變的鏈路傳輸及處理時延抖動以及收發端時鐘不同步與漂移等問題，這可能導致接收端在對音視頻數據進行顯示播放時產生音視頻不同步現象。為了解決此問題，提出了一種改進的基于時間戳的空間音視頻同步方法，該方法采用一種相對時間戳映射模型，結合接收端同步檢測和緩沖設計，能夠在無需全網時鐘和反饋通道的情況下，實現空間通信中的音視頻同步傳輸，并在接收端進行同步播放顯示。對該方法進行了仿真，結果表明了設計的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實現音視頻同步傳輸，并且開銷很小，可應用在空間多媒體通信中。
標簽： 音視頻
上傳時間： 2013-11-21
上傳用戶：comer1123
使用時鐘PLL的源同步系統時序分析一）回顧源同步時序計算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解釋以上公式中各參數的意義：Etch Delay：與常說的飛行時間(Flight Time)意義相同，其值并不是從仿真直接得到，而是通過仿真結果的后處理得來。請看下面圖示：圖一為實際電路，激勵源從輸出端，經過互連到達接收端，傳輸延時如圖示Rmin，Rmax，Fmin，Fmax。圖二為對應輸出端的測試負載電路，測試負載延時如圖示Rising，Falling。通過這兩組值就可以計算得到Etch Delay 的最大和最小值。
上傳時間： 2013-11-05
上傳用戶：VRMMO
前面討論了很多內容，基本上涉及了有關PCB板的絕大部分相關的知識。第二章探討了傳輸線的基本原理，第三章探討了串擾，在第四章里我們闡述了許多在現代設計中必須關注的非理想互連的問題。對于信號從驅動端引腳到接收端引腳的電氣路徑的相關問題，我們已經做了一些探究，然而對于硅芯片，即處于封裝內部的IC來說，其信號傳輸通常要通過過孔和連接器來進行，對這樣的情況我們該如何處理？在本章中，我們將通過對封裝、過孔和連接器的研究，闡述其原理，從而指導大家在設計的時候對整個電氣路徑進行完整地分析，即從驅動端內部IC芯片的焊盤到接受器IC芯片的焊盤。
標簽： High-Speed Digital System desi
上傳時間： 2013-11-24
上傳用戶：maizezhen
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-11-05
上傳用戶：dudu121
在理論分析循環碼編碼和譯碼基本原理的基礎上，提出了基于單片機系統的(24，16)循環碼軟件實現編碼、譯碼的方案。仿真結果表明(24，16)循環碼能有效地克服來自通訊信道的干擾，保證數據通信的可靠及系統的穩定，使誤碼率大幅度降低。本論文對(24，16)循環碼的研究結果表明，可以有效地降低錯誤概率和提高系統的吞吐量，實現糾錯僅需要在接收端增加有限的存儲空間和計算復雜度，具有一定的實用價值。 Abstract: Based on analyzing the theory of encoding and decoding of cyclic code， this paper showed the schemes of encoding and decoding of(24，16)cyclic code by the software and based on microcontroller. Simulation results show that using (24，16) cyclic codes can effectively overcome the interference from communication channel， ensure the reliability and stability of data communication systems， and reduce the bit error rate greatly. The results of this paper show that by using the (24，16) cyclic code， the error rate can be reduced and the system throughput can be improved. Meanwhile， the system only needs to enlarge limited storage space and computation the complexity at the receiving end to realize error correction. Thus the (24，16) cyclic code has a practical value.
上傳時間： 2013-11-09
上傳用戶：gaoliangncepu
為提高電力線載波傳輸的抗干擾能力,本文利用切比雪夫雙峰帶通濾波器帶通到帶阻的衰減特性,在電力線載波傳輸的接收端基于MAX275設計了一套濾放電路,重點介紹了MAX275的工作原理,信號提取與濾放電路設計,外部參數選擇等。
上傳時間： 2013-10-20
上傳用戶：waitingfy
PT2262/2272是一種CMOS工藝制造的低功耗低價位通用編解碼電路，是目前在無線通訊電路中作地址編碼識別最常用的芯片之一。PT2262/2272最多可有12位（A0-A11）三態地址端管腳（懸空，接高電平，接低電平），任意組合可提供531441地址碼，PT2262最多可有6位（D0-D5）數據端管腳，設定的地址碼和數據碼從17腳串行輸出。PT2262/2272必須用相同地址碼配對使用，當需要增加一個通訊機時，用戶不得不求助于技術人員或廠家來設置相同地址碼，客戶自己設置相對比較麻煩，尤其對不懂電子的人來說。隨著人們對操作的要求越來越高，PT2262/2272的這種配對使用嚴重制約著使用的方便性，人們不斷地要求使用一種無須請教專業人士，無須使用特殊工具，任何人都可以操作的方便的手段來彌補PT2262/2272的缺陷，這就是PT2262軟件解碼。如果在接收端采用軟件解碼，則可節省單片機的I/O口和解碼芯片PT2272，本方案適合單工無線傳輸，發射端無須單片機，硬件簡單，性價比高。
上傳時間： 2013-11-11
上傳用戶：miaochun888
本文介紹一個嵌入了TCP/IP 協議棧的89C52 單片機，通過圖像采集模塊，采用組播方式，實現了圖像采集與網絡傳輸的功能。文中給出了硬件接口電路與軟件設計的原理與實現方法。關鍵詞: TCP/IP； RTL8019AS； 圖像采集； 組播； 網絡攝像頭隨著網絡技術的發展和網絡應用的普及，如何充分利用網絡資源來實現低成本、高可靠的遠程視頻監控，已成為一個技術熱點。本文介紹一個用單片機與圖像采集模塊接口，嵌入TCP/IP 協議棧，制作“網絡攝像頭”的方法。本網絡攝像頭在一個組播式視頻圖像監控系統中，只作為組播源向以太網發送視頻圖像數據；其它監控計算機則作為組播成員接收數據。整個視頻圖像發送和監控系統在局域網中使用時，監控接收端的PC 機只要加入了組播組，不必知道網絡攝像頭的IP 地址和MAC 地址，也不需要兩者的IP 地址是在同一網段，均可接收到網絡攝像頭發出的圖像數據，使用起來相當方便。
上傳時間： 2013-12-18
上傳用戶：mhp0114
地彈的形成：芯片內部的地和芯片外的PCB地平面之間不可避免的會有一個小電感。這個小電感正是地彈產生的根源，同時，地彈又是與芯片的負載情況密切相關的。下面結合圖介紹一下地彈現象的形成。 簡單的構造如上圖的一個小“場景”，芯片A為輸出芯片，芯片B為接收芯片，輸出端和輸入端很近。輸出芯片內部的CMOS等輸入單元簡單的等效為一個單刀雙擲開關，RH和RL分別為高電平輸出阻抗和低電平輸出阻抗，均設為20歐。GNDA為芯片A內部的地。GNDPCB為芯片外PCB地平面。由于芯片內部的地要通過芯片內的引線和管腳才能接到GNDPCB，所以就會引入一個小電感LG，假設這個值為1nH。CR為接收端管腳電容，這個值取6pF。這個信號的頻率取200MHz。雖然這個LG和CR都是很小的值，不過，通過后面的計算我們可以看到它們對信號的影響。先假設A芯片只有一個輸出腳，現在Q輸出高電平，接收端的CR上積累電荷。當Q輸出變為低電平的時候。CR、RL、LG形成一個放電回路。自諧振周期約為490ps，頻率為2GHz，Q值約為0.0065。使用EWB建一個仿真電路。（很老的一個軟件，很多人已經不懈于使用了。不過我個人比較依賴它，關鍵是建模，模型參數建立正確的話仿真結果還是很可靠的，這個小軟件幫我發現和解決過很多實際模擬電路中遇到的問題。這個軟件比較小，有比較長的歷史，也比較成熟，很容易上手。建議電子初入門的同學還是熟悉一下。）因為只關注下降沿，所以簡單的構建下面一個電路。起初輸出高電平，10納秒后輸出低電平。為方便起見，高電平輸出設為3.3V，低電平是0V。（實際200M以上芯片IO電壓會比較低，多采用1.5－2.5V。）
標簽： 分
上傳時間： 2013-10-17
上傳用戶：zhishenglu
