亚洲精美视频,欧美蜜桃一区二区三区,香蕉久久免费电影

提升機(jī)

基于FPGA的高速串行接口模塊仿真設(shè)計.rar

現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進(jìn)行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計平臺，在其中的一塊信號處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進(jìn)行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進(jìn)行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。

標(biāo)簽： FPGA 高速串行接口模塊

上傳時間： 2013-04-24

上傳用戶：戀天使569
基于FPGA的對象存儲控制器原型的硬件設(shè)計與實現(xiàn).rar

本文對基于FPGA的對象存儲控制器原型的硬件設(shè)計進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對象存儲控制器的硬件設(shè)計，使其高效完成對象級接口的智能化管理和復(fù)雜存儲協(xié)議的解析，對對象存儲系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)的對象存儲控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點。 ⑵采用Cyclone II器件實現(xiàn)的對象存儲控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運行。在設(shè)計實現(xiàn)PCB(印制電路板)時，從疊層設(shè)計、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進(jìn)行了信號完整性分析及仿真。針對各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設(shè)計方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對象存儲設(shè)備相關(guān)的控制和管理工作。實現(xiàn)了豐富的接口設(shè)計，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術(shù)附件)等網(wǎng)絡(luò)存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計工作的交付文件。

標(biāo)簽： FPGA 對象存儲原型

上傳時間： 2013-04-24

上傳用戶：lijinchuan
LPC總線接口UART控制器FPGA實現(xiàn).rar

隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們在要求設(shè)備性能不斷提升的同時，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過程中，也對各武器裝備都提出了新的要求，特別是針對單兵配備的便攜設(shè)備，對體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。在某手持式設(shè)備的開發(fā)項目中，需要設(shè)計一塊接口板，要求實現(xiàn)高達(dá)8個串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個手持設(shè)備除了對功能有基本的要求以外，對體積及功耗都提出了極高的要求。針對項目的具體設(shè)計要求，經(jīng)過與傳統(tǒng)設(shè)計方法的比較，決定采用FPGA來實現(xiàn)LPC接口及UART控制器功能。論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實現(xiàn)。對于各模塊中的關(guān)鍵的功能部分，文中對其實現(xiàn)都進(jìn)行了詳細(xì)的說明。整個設(shè)計全部采用硬件描述語言(HDL)實現(xiàn)，并且采用了分模塊的設(shè)計風(fēng)格，具有很好的重用性。為了在硬件平臺上驗證設(shè)計，還實做了FPGA驗證平臺，并用C語言編寫了測試程序。經(jīng)過驗證，該方案完全實現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。論文通過采用FPGA作為電路設(shè)計的核心，以一種新的數(shù)字電路設(shè)計方法實現(xiàn)電路功能；旨在通過這種方式，不斷提高設(shè)備的性能并拓展設(shè)計者思想。

標(biāo)簽： FPGA UART LPC

上傳時間： 2013-04-24

上傳用戶：wlyang
基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實現(xiàn).rar

H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復(fù)雜度的增加，據(jù)估計其編碼的計算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實時視頻處理領(lǐng)域。針對這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計算復(fù)雜度和提高運行效率。比如在運動估計方面，國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預(yù)測編碼的研究卻較少。因此研究預(yù)測模式的快速算法具有理論意義和應(yīng)用價值。本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測模式。該算法有效降低了編碼器的運算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。另外在幀間預(yù)測模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明：改進(jìn)算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復(fù)雜度。最后介紹FPGA的特點及設(shè)計流程，并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設(shè)計具備了成本低，周期短，設(shè)計方法靈活等優(yōu)點，具有廣闊的市場應(yīng)用前景。仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。

標(biāo)簽： FPGA 264 編解碼

上傳時間： 2013-07-18

上傳用戶：zukfu
JPEG2000中小波變換的FPGA實現(xiàn).rar

JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機(jī)制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領(lǐng)域得到廣泛的應(yīng)用。通過提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡化了小波變換的硬件電路設(shè)計。在當(dāng)今數(shù)字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點。本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無損提升小波算法和有損提升小波算法，設(shè)計圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下：第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實現(xiàn)，討論了整數(shù)小波變換。第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢及FPGA/CPLD基本結(jié)構(gòu)，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計和二維變換模塊設(shè)計。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。文章對提升小波變換的FPGA實現(xiàn)中的大量細(xì)節(jié)問題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對原理圖進(jìn)行了仿真測試，仿真測試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實際要求。

標(biāo)簽： JPEG 2000 FPGA

上傳時間： 2013-06-08

上傳用戶：dwzjt
采用國半的PWM控制器提升高功率密度磚電源模塊的性能

–越來越高的效率及功率密度的要求–輸出電壓必須越來越低，輸出電流越來越高–可以支持預(yù)偏壓操作–快速的瞬態(tài)響應(yīng)

標(biāo)簽： PWM 國半控制器性能

上傳時間： 2013-06-15

上傳用戶：wmwai1314
JPEG2000二維離散小波變換快速算法研究和FPGA實現(xiàn)

相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標(biāo)準(zhǔn)中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實時處理圖像的系統(tǒng)中，如數(shù)碼相機(jī)、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進(jìn)行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復(fù)雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少。　　本文針對圖像處理的小波變換算法及其硬件實現(xiàn)進(jìn)行了研究。對文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設(shè)計了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進(jìn)行仿真，對該結(jié)構(gòu)進(jìn)行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進(jìn)行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無需額外的邊界延拓過程，減少小波變換過程中對內(nèi)存的讀寫量，從而達(dá)到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻(xiàn)[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結(jié)構(gòu)的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當(dāng)然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。

標(biāo)簽： JPEG 2000 FPGA 二維

上傳時間： 2013-06-13

上傳用戶：jhksyghr
指紋識別算法的研究及基于FPGA的硬件實現(xiàn)

隨著圖像處理和模式識別技術(shù)的進(jìn)步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預(yù)測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨特的可靠性，穩(wěn)定性，方便快捷的特點，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù)，也是研究與應(yīng)用的一個熱點。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點，對算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計方案。論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點匹配的指紋識別算法。實驗結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設(shè)計了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計方案進(jìn)行了初步的驗證，實現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。實驗結(jié)果表明本文所提出的系統(tǒng)設(shè)計方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。

標(biāo)簽： FPGA 指紋識別法的研究硬件實現(xiàn)

上傳時間： 2013-06-07

上傳用戶：kikye
H.264解碼算法優(yōu)化及在ARM上的移植

在信息化發(fā)展的當(dāng)前，音視頻等多媒體作為信息的載體，在社會生活的各個領(lǐng)域，起著越來越重要的作用。數(shù)字視頻的海量性成為阻礙其應(yīng)用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標(biāo)準(zhǔn)，以其高性能的壓縮效率，成為備受關(guān)注的焦點和研究問題。H．264通過運動估計/運動補(bǔ)償（MP/MC）消除視頻時間冗余，對差值圖像進(jìn)行離散余弦變換（DCT）消除空間冗余，對量化后的系數(shù)進(jìn)行可變長編碼（VLC）消除統(tǒng)計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡(luò)即將商用的推動，H．264以其優(yōu)秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設(shè)備都具有廣闊的應(yīng)用前景。但H．264在提升壓縮性能的同時付出的代價是算法復(fù)雜度的成倍增加，實際應(yīng)用中人們對視頻解碼的實時性要求嚴(yán)格，已出現(xiàn)的對應(yīng)算法代碼多基于PC通用處理器實現(xiàn)，而嵌入式設(shè)備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標(biāo)準(zhǔn)對應(yīng)算法進(jìn)行優(yōu)化移植，才能滿足實際應(yīng)用的需求。本文在對H．264標(biāo)準(zhǔn)及其新特性進(jìn)行詳細(xì)介紹后，重點研究了在解碼端如何針對解碼耗時較多的模塊進(jìn)行改進(jìn)，然后將算法移植到ARM平臺，并針對平臺特點作出相應(yīng)優(yōu)化，最后完成解碼圖象顯示，并給出了測試結(jié)果。本文主要完成的工作如下：詳細(xì)分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運算及去塊濾波模塊，提出了對應(yīng)的改進(jìn)算法并在H．264的參考軟件JM86上進(jìn)行了實現(xiàn)，PC測試實驗證明了算法改進(jìn)的優(yōu)越性和運算優(yōu)化的可行性。最后針對ARM平臺，在對程序結(jié)構(gòu)和對應(yīng)代碼進(jìn)行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結(jié)果與性能做出了評價。

標(biāo)簽： 264 ARM 解碼算法優(yōu)化

上傳時間： 2013-06-04

上傳用戶：shijiang
基于ARM的汽車防撞系統(tǒng)平臺的研究

隨著汽車技術(shù)的不斷發(fā)展，越來越多的的人擁有了自己的汽車，基于汽車安全的汽車輔助系統(tǒng)也日益受到了人們的重視。汽車輔助安全系統(tǒng)可以對汽車駕駛過程中出現(xiàn)的緊急情況進(jìn)行報警和控制。可以預(yù)見，基于汽車安全的輔助駕駛系統(tǒng)有著良好的發(fā)展前景和廣闊的應(yīng)用空間。本文通過將圖像檢測技術(shù)和激光測距技術(shù)相結(jié)合，應(yīng)用ARM+DSP的雙核架構(gòu)，設(shè)計出一款高性能的汽車主動安全系統(tǒng)。系統(tǒng)通過圖像識別技術(shù)對行車路況進(jìn)行監(jiān)控，并通過激光測距技術(shù)對前方車距進(jìn)行檢測。當(dāng)自車與前方的車距小于系統(tǒng)計算出來的安全車距，并有可能發(fā)生碰撞時，系統(tǒng)將予以報警，提醒駕駛員注意減速或制動，從而達(dá)到有效預(yù)防追尾碰撞事故發(fā)生的目的。本文的主要內(nèi)容包括以下幾個方面： 1)完成系統(tǒng)的整體硬件設(shè)計工作。針對汽車安全系統(tǒng)對準(zhǔn)確性和實時性的要求，系統(tǒng)設(shè)計采用S3C2410作為系統(tǒng)的主控制器、TMS320DM6437作為系統(tǒng)的協(xié)處理器。雙核架構(gòu)的應(yīng)用將大幅度提升系統(tǒng)在圖像檢測方面的運算能力。 2)為提高系統(tǒng)與各子模塊的通信效率，系統(tǒng)采用CAN總線作為主控制器與其他子模塊的主要通信總線。并開發(fā)出相應(yīng)的驅(qū)動軟件。 3)系統(tǒng)采用嵌入式Linux操作系統(tǒng)，應(yīng)用Linux強(qiáng)大的事務(wù)管理能力，來提高系統(tǒng)的處理能力和響應(yīng)速度。 4)通過對汽車碰撞過程的分析，研究開發(fā)出一套汽車防撞決策算法，對駕駛員預(yù)警和對車輛進(jìn)行輔助制動，保障駕駛?cè)藛T的安全。最后，論文在總結(jié)全文工作的基礎(chǔ)上，指出了系統(tǒng)的不足之處和進(jìn)一步研究的工作方向。總之，在汽車安全技術(shù)在國內(nèi)剛剛起步的今天，對該系統(tǒng)的研究對于中國自主的汽車主動安全系統(tǒng)無論是在理論研究還是實際應(yīng)用上都具有一定的價值。

標(biāo)簽： ARM 汽車防撞系統(tǒng)

上傳時間： 2013-07-08

上傳用戶：y307115118