久久亚洲精华国产精华液,h片在线观看,亚洲视频第一页

插補算法

基于FPGA的海事衛(wèi)星突發(fā)信號位同步檢測研究及實現(xiàn).rar

碼元定時恢復(位同步)技術是數(shù)字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎上著重研究了位同步的系統(tǒng)結構、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標簽： FPGA 海事衛(wèi)星信號

上傳時間： 2013-04-24

上傳用戶：yare
雙信號快速測頻技術及FPGA實現(xiàn)

建立在數(shù)據(jù)率轉換技術之上的寬帶數(shù)字偵察接收機要求能夠實現(xiàn)高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數(shù)據(jù)率轉換技術是寬帶數(shù)字偵察接收機關鍵技術之一，是解決寬帶數(shù)字接收機中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數(shù)字下變頻技術，是實現(xiàn)數(shù)據(jù)率轉換系統(tǒng)的關鍵技術。本文首先介紹了寬帶數(shù)字偵察接收關鍵技術之一的數(shù)據(jù)率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統(tǒng)硬件實現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號特征，指出寬帶數(shù)字接收機必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實時的響應時間。給出了一種頻率引導式的數(shù)字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數(shù)據(jù)率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優(yōu)點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規(guī)的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數(shù)的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調(diào)并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據(jù)信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，F(xiàn)PGA硬件實現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數(shù)估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現(xiàn)架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統(tǒng)的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。

標簽： FPGA 信號測頻

上傳時間： 2013-06-02

上傳用戶：youke111
基于ARM的PVC軟標機數(shù)控系統(tǒng)研究與設計

為了解決當前PVC軟標生產(chǎn)技術落后、效率低、質(zhì)量不穩(wěn)定、能耗高、工作環(huán)境差等問題，本文提出研制集注標、烘烤、冷卻的數(shù)控PVC軟標機方案。數(shù)控PVC軟標機控制系統(tǒng)采用“ARM9+RT-Linux”開發(fā)模式，將數(shù)控技術與嵌入式系統(tǒng)應用有機結合起來，一方面發(fā)揮ARM9微處理器高性能、低功耗的特點，使PVC軟標機數(shù)控系統(tǒng)有較強的數(shù)據(jù)處理和運動控制能力；另一方面利用實時操作系統(tǒng)RT-Linux的開放性、強大的功能，簡化了數(shù)控系統(tǒng)軟件的開發(fā)，縮短了應用系統(tǒng)開發(fā)周期。本文研究的主要內(nèi)容是基于嵌入式的PVC軟標機數(shù)控系統(tǒng)硬件設計和軟件開發(fā)。首先詳細介紹了系統(tǒng)各功能模塊的硬件電路設計，包括嵌入式最小系統(tǒng)搭建、伺服驅動器接口電路設計、電磁閥接口電路設計、人機交互模塊設計、通信模塊設計、開關量模塊設計等方面內(nèi)容；然后，基于RT-Linux的嵌入式系統(tǒng)軟件實現(xiàn)機理的理論指導下，提出了系統(tǒng)軟件的架構，在此基礎上詳細闡述了軟件實現(xiàn)過程：通過對PVC軟標機數(shù)控系統(tǒng)功能需求及多任務間數(shù)據(jù)依賴關系的分析，同時結合RT-Linux平臺上實時應用軟件的結構特點，本文在邏輯架構上對控制系統(tǒng)的實時任務和非實時任務進行了劃分，并設計了模塊間數(shù)據(jù)緩沖機制；在時序架構上提出了系統(tǒng)的多任務運行時機分配以及各任務之間正確合理的時序關系，以保證實時任務的實時性和非實時任務能夠得到適當運行；在應用軟件架構上利用RT-Linux多線程編程技術實現(xiàn)了系統(tǒng)軟件的基本功能。最后，針對本系統(tǒng)插補所需的精度和系統(tǒng)實時性要求，利用數(shù)據(jù)采用直線插補算法實現(xiàn)了系統(tǒng)的插補功能。目前，PVC軟標機數(shù)控系統(tǒng)的基本功能已經(jīng)實現(xiàn)，系統(tǒng)能夠在實驗平臺上穩(wěn)定運行，基本達到預期目標。關鍵字：PVC軟標；數(shù)控系統(tǒng)；插補；RT-Linux；ARM9

標簽： ARM PVC 軟數(shù)控

上傳時間： 2013-04-24

上傳用戶：visit8888
基于ARM的時差法超聲波流量計研制

超聲波流量計以非接觸、精度高、使用方便等優(yōu)點，在氣象、石油、化工、醫(yī)藥、水資源管理等領域獲得了廣泛的應用。近年來，隨著數(shù)字處理技術和微處理器技術的發(fā)展，超聲波流量計作為一種測量儀表也得到了長足進步。本課題將ARM微控制器用于流量測量儀表的研制，拓展了儀表的開發(fā)空間，符合嵌入式技術的發(fā)展方向。本文詳細介紹了超聲波時差法流量測量原理及基于LPC2214的超聲波流量計系統(tǒng)設計方案和軟硬件實現(xiàn)方法，并對測時算法進行了詳細討論。通過分析和借鑒國外超聲波流量測量的先進技術和方法，得出了改進的時差法測量方案。系統(tǒng)硬件設計了超聲波發(fā)射、接收及放大電路，采用高速模數(shù)轉換器數(shù)字化接收信號，并對ARM系統(tǒng)電路中的電源電路，存儲器電路，通信接口電路等進行了詳細介紹。系統(tǒng)軟件詳細分析了嵌入式操作系統(tǒng)uClinux的移植方法，給出構建ARM-uClinux平臺的步驟，并基于此平臺，完成了系統(tǒng)軟件設計。測時算法運用數(shù)字濾波技術提高信號信噪比，采用方差比檢驗方法和插值算法，提高測時定位精度。系統(tǒng)設計良好的人機交互界面和通信調(diào)試接口，提高了ARM系統(tǒng)的軟件開發(fā)調(diào)試效率；在保證流量計系統(tǒng)功能的同時，盡量簡化硬件電路設計，降低研制成本，使設計更具合理性。

標簽： ARM 時差法超聲波流量計

上傳時間： 2013-04-24

上傳用戶：mosliu
OFDM信道估計模塊運算部件的FPGA設計

正交頻分復用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨立傳輸來實現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實現(xiàn)的復雜度。由于其頻譜利用率高，抗多徑能力強，在多種通信場合中都得到了應用。雖然有著上述優(yōu)點，但為了準確的恢復信號，信道估計是OFDM系統(tǒng)中必須實現(xiàn)的一環(huán)。本文正是針對OFDM接收機中的信道估計模塊的運算部件的實現(xiàn)進行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實現(xiàn)，包括進位行波加法器，曼徹斯特進位鏈，超前進位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點。接著研究了幾種主要的除法器設計算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結合信道估計的特點選擇了函數(shù)迭代和CORDIC算法作為具體實現(xiàn)的方法。最后，在前面的設計的基礎上在FPGA芯片上實現(xiàn)了前面的設計方案。

標簽： OFDM FPGA 信道估計模塊

上傳時間： 2013-06-06

上傳用戶：yyyyyyyyyy
基于ARM與FPGA的高速數(shù)據(jù)采集技術研究

本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于ARMLinux操作系統(tǒng)的設備驅動程序設計和應用程序設計。硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠實現(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結構，可以使系統(tǒng)支持更高的采樣頻率。

標簽： FPGA ARM 高速數(shù)據(jù) 采集

上傳時間： 2013-07-04

上傳用戶：林魚2016
基于DSP和FPGA的四軸運動控制卡

本文首先從數(shù)控系統(tǒng)的組成與特點進行詳細分析，然后對運動控制卡在整個系統(tǒng)中承擔功能進行了分析。根據(jù)數(shù)字型號處理器件的快速運算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規(guī)劃。本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現(xiàn)有部分PC總線的介紹與比較，設計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設計PCI接口模塊；基于DSP器件的特點，設計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設計，同時對其主要內(nèi)部資源進行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。對軟件設計，文章主要對插補算法在DSP上的實現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數(shù)字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架，并進行了具體程序設計。

標簽： FPGA DSP 四軸運動控制卡

上傳時間： 2013-05-31

上傳用戶：kennyplds
機器人運動控制卡的研究

本論文對DSP和FPGA在交流伺服電機控制系統(tǒng)中的應用進行了詳細的設計，并完成了系統(tǒng)的規(guī)劃。論文完成的設計任務主要有：1、根據(jù)系統(tǒng)要求，詳細分析了運動控制系統(tǒng)，給出了運動控制系統(tǒng)的總體設計，提出了一套對已有外圍設備適用的設計方案。2、根據(jù)實際情況，提出了簡單易于實現(xiàn)、實時性好的軌跡插補算法，并給出了插補算法的軟件設計，并在DSP中得以實現(xiàn)。3、使用匯編語言進行軟件設計，完成了運動控制卡中由DSP完成的運動控制任務，即在插補計算的同時完成加減速控制和三軸聯(lián)動的協(xié)調(diào)控制，以及其后的脈沖分配數(shù)的計算。4、根據(jù)系統(tǒng)運動要求，使用FPGA芯片設計了可連續(xù)發(fā)送均勻分布脈沖的脈沖分配器，實現(xiàn)對交流伺服系統(tǒng)發(fā)送運動控制指令。并給出了VHDL在FPGA中的軟件實現(xiàn)。

標簽： 機器人運動控制卡

上傳時間： 2013-04-24

上傳用戶：kijnh
高速工業(yè)標記控制系統(tǒng)

在工業(yè)領域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業(yè)對零部件的管理，在市場上需要對其進行識別和質(zhì)量跟蹤。機械行業(yè)在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標準。由于傳統(tǒng)的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現(xiàn)代化大生產(chǎn)要求，而激光打印技術雖然較好的克服了傳統(tǒng)工藝的許多缺點，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點的制約，不能完全滿足生產(chǎn)實際的需要。為了彌補上述不足，適應大批量生產(chǎn)發(fā)展需要，氣動標記打印技術成為一種較好的選擇。本課題在分析了現(xiàn)在市場上存在氣動標記刻印系統(tǒng)的優(yōu)缺點后，針對現(xiàn)有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進行。本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節(jié)。根據(jù)設計要求，總體方案中提出了整個控制系統(tǒng)的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優(yōu)化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標記系統(tǒng)軟件，采用了多線程技術和TTF矢量字庫等技術。整套標記打印系統(tǒng)經(jīng)過較長時間的運行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場．從生產(chǎn)廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達到設計指標，能夠在256細分下驅動電機平穩(wěn)快速運動，打印精度高，達到市場領先水平，并且得到客戶充分的肯定。

標簽： 工業(yè) 標記控制系統(tǒng)

上傳時間： 2013-06-21

上傳用戶：rishian
海事衛(wèi)星突發(fā)信號位同步檢測

碼元定時恢復(位同步)技術是數(shù)字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎上著重研究了位同步的系統(tǒng)結構、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標簽： 海事衛(wèi)星信號位同步檢測

上傳時間： 2013-04-24

上傳用戶：zukfu

<strike id="4ig2u"></strike>