亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

撒大聲地

  • 基于FPGA的頻率特性測試儀的研制

    頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器,它廣泛應用于無線電、電視、雷達及通信等領域,為分析和改善電路的性能提供了便利的手段。而傳統的掃頻儀由多個模塊構成,電路復雜,體積龐大,而且在高頻測量中,大量的分立元件易受溫度變化和電磁干擾的影響。為此,本文提出了集成化設計的方法,針對可編程邏輯器件的特點,對硬件實現方法進行了探索。 本文對三大關鍵技術進行了深入研究: 第一,由掃頻信號發生器的設計出發,對直接數字頻率合成技術(DDS)進行了系統的理論研究,并改進了ROM壓縮方法,在提高壓縮比的同時,改進了DDS系統的雜散度,并且利用該方法實現了幅度和相位可調制的DDS系統-掃頻信號發生器。 第二,為了提高系統時鐘的工作頻率,對流水線算法進行了深入的研究,并針對累加器的特點,進行了一系列的改進,使系統能在100MHz的頻率下正常工作。 第三,從系統頻率特性測試的理論出發,研究如何在FPGA中提高多位數學運算的速度,從而提出了一種實現多位BCD碼除法運算的方法—高速串行BCD碼除法;隨后,又將流水線技術應用于該算法,對該方法進行改進,完成了基于流水線技術的BCD碼除法運算的設計,并用此方法實現了頻率特性的測試。 在研究以上理論方法的基礎上,以大規模可編程邏輯器件EP1K100QC208和微處理器89C52為實現載體,提出了基于單片機和FPGA體系結構的集成化設計方案;以VerilogHDL為設計語言,實現了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務,而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中,充分體現了可編程邏輯器件的優勢。 本文首先對相關的概念理論進行了介紹,包括DDS原理、流水線技術等,進而提出了系統的總體設計方案,包括設計工具、語言和實現載體的選擇,而后,簡要介紹了微處理器電路和外圍電路,最后,較為詳細地闡述了兩個主要模塊的設計,并給出了實現方式。

    標簽: FPGA 頻率特性 測試 儀的研制

    上傳時間: 2013-06-08

    上傳用戶:xiangwuy

  • 采用FPGA實現基于ATCA架構的2.5Gbps串行背板接口

    當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。

    標簽: FPGA ATCA Gbps 2.5

    上傳時間: 2013-05-29

    上傳用戶:frank1234

  • 基于FPGA的數字化調頻DDS系統設計

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成,鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加;相位碼—幅度碼轉換電路,一般由ROM實現;DA轉換電路,將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號,同時用該數字信號與一個固定的頻率字累加,形成一個受模擬信號幅度控制的頻率字,從而獲得一個頻率受模擬信號的幅度控制的正弦波,即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA,整個系統由VHDL語言編程,開發軟件為MAX+PLUSⅡ。經過實際測試,該系統在頻率較低時與理論值完全符合,但在高頻時,受器件速度的限制,波形有較大的失真。

    標簽: FPGA DDS 數字化 調頻

    上傳時間: 2013-06-14

    上傳用戶:ljt101007

  • 基于FPGA的MPEG4協同處理器研究

    網絡帶寬依然在不斷增長(尤其是在本地網),最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動存儲盤和激光盤的容量不斷增大,使得傳送和儲存數據的成本不斷地下降。不僅使人發問:我們孜孜不倦的搞視頻壓縮高級算法還有多少意義?我們可以看到,算法的復雜性日益增加,但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率?還有被我們遺忘的地方嗎?還有什么應用讓我們繼續追求更精妙的壓縮算法? 在作者看來,這個應用領域就是移動視頻服務。無線頻譜這種稀缺資源的有限性決定了我們必須繼續對視頻壓縮技術進行研究。即使伴隨UMTS/IMT2000的到來,移動終端可以獲得的數據速率也限制在144Kbit/s,在微蜂窩的時候最高能達到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質量的視頻傳輸來講,仍然是有限的。因此,可以預見,移動終端的空中接口這個瓶頸使得我們必須繼續進行視頻壓縮。 另一方面,移動終端領域開發視頻壓縮算法,在其低功耗和實時性要求下,也是異常困難的。為了減少計算的復雜性和運動估計的功耗,業界提出了許多快速算法,例如2-D的對數搜索,三步搜索,聯合搜索。盡管這些方法減少了功耗,其結果是視頻壓縮性能的降低,因為這些算法的本質是減少了運動搜索的空間。為了實現運動搜索的低功耗,在電路領域又提出了搜索窗口和時鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎進行的折中,并沒有強調算法映射結構上做出處理。 本論文提出了一種新的解決MPEG-4運動估計運算的低功耗實時處理器架構。其基礎是采用了心肌陣列并行處理技術和低功耗控制電路。運動估計的繁復運算通過心肌陣列分布式運算得到有效處理。從理論上看,心肌陣列有其簡單易理解性,然后,由于FPGA的互聯網絡有限性,設計這樣一個陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運動估計中減少功耗,其本質是消除不必要的冗余運算。宏塊的最小誤差匹配是一個典型的串行操作過程。論文新提出的方法是在進行絕對匹配前使用保守計算,如果保守誤差值與最小誤差差別過大,則不進行絕對誤差計算。 總的說來,論文實現了兩個目標:通過心肌陣列實現了實時的運動估計編碼,通過在算法層次引入控制電路,降低運動估計電路的功耗。

    標簽: MPEG4 FPGA 處理器

    上傳時間: 2013-06-23

    上傳用戶:lacsx

  • OFDM系統中信道編碼的FPGA實現及降低峰均比的研究

    低壓電力線通信(PLC)具有網絡分布廣、無需重新布線和維護方便等優點。近年來,低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案,在國內外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落,而且還存在開關噪聲和窄帶噪聲,因此在電力線通信系統中,信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現OFDM系統中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成,解碼端由Viterbi譯碼器和解交織器組成,同時為了與PC機進行通信,還在FPGA上做了一個RS232串行接口模塊,以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外,峰值平均功率比(PAR)較大是OFDM系統所面臨的一個重要問題,必須要考慮如何降低大峰值功率信號出現的概率。本文重點研究了三種降低PAR的方法:即信號預畸變技術、信號非畸變技術和編碼技術。這三種方法各有優缺點,但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統中較高PAR的弊病。本論文內容安排如下:第一章介紹了課題的背景,可編程器件和OFDM技術的發展歷程。第二章詳細介紹了OFDM的原理以及實現OFDM所采用的一些技術細節。第三章詳細介紹了本課題中信道編碼的方案,包括信道編碼的基本原理,組成結構以及方案中采用的卷積碼和交織的原理及設計。第四章詳細討論了編碼方案如何在FPGA上實現,包括可編程邏輯器件FPGA/CPLD的結構特點,開發流程,以及串口通信接口、編解碼器的FPGA設計。第五章詳細介紹了如何降低OFDM系統中的峰值平均功率比。最后,在第六章總結全文,并對課題中需要進一步完善的方面進行了探討。

    標簽: OFDM FPGA 信道編碼

    上傳時間: 2013-04-24

    上傳用戶:520

  • 基于ARMLinux的多道脈沖幅度分析器數字系統設計

    隨著電子技術的不斷發展,各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大,人機交互不友好,不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。 隨著電子技術的發展,以ARM為核的處理器技術的應用領域不斷擴大,相比較單片機而言,它的主頻高、運算速度快,可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小,適合于功耗要求比較苛刻的地方,這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時,由于以ARM為核的處理器具有豐富的外設資源,這樣就簡化了外設電路及芯片的使用,降低了功耗并增強了產品的信賴性。另外,ARM芯片可以方便的移植操作系統,為多道脈沖幅度分析器多任務的管理和并行的處理,甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外,還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯,兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶;小型化除了要求采用微功耗的器件,還要求電路板的尺寸盡量的小且所用元件盡量的少,但小型化的同時必須保持系統的智能化,即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中,幾乎所有的控制都可以用控制芯片來實現,如閾值設定、自動穩譜以及多道數據采集,在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效,可修改性強,支持多種體系結構的處理器等,使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛,從x86、MIPS、POWERPC到ARM,以及其他許多硬件體系結構。目前在世界范圍內,ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場,ARM處理器及技術的應用幾乎已經深入到各個領域,例如:工業控制,無線通訊,網絡,消費類電子,成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines,先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統,以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路,中央處理器模塊,顯示模塊,用戶交互模塊,存儲模塊,網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410,并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構,這樣增加了系統可靠性,提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心,A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器),在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒),滿足了系統最低轉換時間≤5 μs的要求,并且控制簡單,簡化了外部接口電路。由于SD(Secure Digital Card,安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點,所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包,為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display,液晶顯示)屏作為人機交互的顯示部分,并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分,這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸,系統設計中采用XML(Extensible Markup Language,可擴展標記語言)格式來組織傳輸的數據,通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程,來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。

    標簽: ARMLinux 多道 分析器 脈沖幅度

    上傳時間: 2013-04-24

    上傳用戶:tzl1975

  • 基于ARMLinux平臺的嵌入式信息管理系統的研究與實現

    隨著經濟的發展,生活節奏的加快以及信息技術的進步,人們越來越多的借助高性能的移動手持設備來完成日常工作,目前手持設備處理性能有了很大的提高,其所能處理的數據量也越來越大,傳統的文件系統管理數據方式已經越來越滿足不了需求,嵌入式數據庫就隨之誕生,為手持設備提供專業的數據管理。嵌入式數據庫的輕量級、被軟件產品包含、無需人工數據庫管理等特點使其適合被應用于各類嵌入式系統及手持設備中。使用嵌入式數據庫與使用文件系統進行客戶端數據管理相比更加靈活方便、可以高效地實時更新客戶端本地數據。使用數據庫完成大量數據的存儲和管理,同圖形界面軟件結合構成嵌入式系統應用開發的支撐系統。 SQLite數據庫作為一種開源的嵌入式數據庫,具有體積小,速度快,存儲量大,API使用方便等諸多的優點,目前已經成為被廣泛應用的嵌入式數據庫之一。同樣的,嵌入式圖形界面MINIGUI的開源版本也具有體積小,控件比較豐富,編程難度不高等優點,受到廣大嵌入式開發者的喜愛。 本文的主要任務是將MINIGUI和SQLite進行有針對的裁剪或添加部分功能后移植到開發板上,然后將圖形界面和數據庫相結合在arm—linux平臺上建立一個具有基本功能的嵌入式信息管理系統。首先分析了系統所使用的硬件平臺并研究了軟件環境的搭建過程,包括移植Bootloader、移植linux內核、建立NFS網絡文件系統進行程序調試,然后分別給出了嵌入式圖形界面MINIGUI和嵌入式數據庫SQLite移植到開發板的過程和它們各自的開發技術,最后詳細研究了如何在MINIGUI中連接SQLite數據庫,從而將二者結合起來編程以實現本系統并給出了系統在開發過程中所遇到的關鍵問題的解決方案,包括屏幕旋轉及校正、設計軟鍵盤進行屏幕輸入、利用SQLite存儲圖片文件。從而證明了當前條件下在嵌入式系統中實現一個比較簡單的信息管理系統是完全可行的。最后討論了該領域存在的一些問題和今后需要進一步研究的課題。

    標簽: ARMLinux 嵌入式 信息管理系統

    上傳時間: 2013-07-10

    上傳用戶:visit8888

  • 基于ARM處理器的數據采集系統設計

    在現代工業測控領域,人們對數據采集的要求越來越高;不僅要求高速、高精度還要求采集設備便攜化、網絡化和智能化,此外還需要友好的人機界面。傳統的8/16位單片機因資源極度受限,難以滿足上述要求;而PCI或ISA數據采集卡,則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。32位嵌入式微處理器的出現很好地解決了上述矛盾,本文的研究正是基于ARM的嵌入式數據采集系統的設計。 本文以齒輪箱或機械轉軸的振動信號為采集對象設計了基于ARM處理器和嵌入式Linux的數據采集系統。該系統硬件平臺以S3C2410主控板和自行研制的振動信號調理板為核心,在此基礎上擴展了UART、RS485、USB、TCP/IP以及單總線通信接口,適應多種條件下的數據傳輸。同時系統提供了LCD顯示和觸摸屏輸入模塊,具備良好的人機交互功能。軟件方面,搭建Linux交叉開發環境,實現了基于Linux操作系統的Bootloader的移植。最后,根據課題需要,完成了A/D采樣和單總線驅動程序的設計。 本嵌入式數據采集系統存儲容量大,硬件接口豐富,軟件資源配置靈活,設計方案具有很好的通用性和可擴展性。

    標簽: ARM 處理器 數據采集 系統設計

    上傳時間: 2013-05-28

    上傳用戶:D&L37

  • 基于ARM的多對象遠程抄表系統集中器的設計與實現

    智能電表、水表、煤/燃氣表、熱量表等大量地出現在人們的生活中,同時這些儀表的抄錄工作變得越來越煩瑣,工作量大,工作效率低,不僅給用戶帶來不便,而且會存在漏抄、誤抄、估抄的現象。隨著電子技術、通信技術和計算機技術的飛速發展,人工抄表已經逐步被自動抄表所代替。 集中器是一個數據集中處理器,是多對象自動抄表系統的通信橋梁,負責對各智能表的數據進行采集、存儲和管理,及時有效地向上位機傳輸數據并執行上位機發送的指令。提高多對象集中器數據處理能力,有效完成上下行通信是多對象自動抄表系統AMRS(Automation Meter Reading System)目前需要解決的關鍵問題。 本文針對多對象集中器這樣一個較復雜的通信與控制系統,提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本,集成了相當多的硬件資源,硬件的擴展和設計大大簡化,ARM9(S3C2410)為工業級芯片,抗干擾能力強,能夠適應運行現場的較惡劣環境,8/16位微控制器運算能力有限,對于較復雜的通信與控制算法難以順利完成;硬件平臺依賴性強,不利于軟件的開發、升級與移植;在缺乏多任務調度機制的情況下,應用軟件不僅實現難度大,且可靠性難以保證。 本文首先對多對象遠程抄表系統的總體結構進行研究,主要研究了多對象遠程抄表系統中集中器的軟件和硬件實現,對硬件資源進行了外圍擴展,對S3C2410微處理器芯片的外圍硬件進行了擴展設計,使之具備了滿足使用需求的最小系統硬件資源,包括時鐘、復位、電源、外圍存儲、LCD、RS-485通信模塊、CAN通信模塊等電路設計。實時時鐘為多對象集中器定時抄表提供時間標準;電源電路為多對象集中器系統提供穩定電源;看門狗電路的設計保證多對象集中器系統可靠運行,防止系統死機;數據存儲器主要用于存儲參數、變量、集中器自身的參數,負責智能表的參數以及智能表用量等。上行通道即多對象集中器與上位機之間的通信線路,采用CAN現場總線進行通信;下行通道即多對象集中器與智能表之間的通信,采用RS-485總線進行通信。軟件設計上,主要針對多對象集中器的數據存儲功能和串行通訊功能進行程序編寫。基于ARM的多對象遠程抄表系統集中器可以實現多對象遠程抄表,提高了數據處理能力,有效完成了上下行通信,可靠性強,穩定性高,結構簡單。

    標簽: ARM 對象 遠程抄表系統 集中器

    上傳時間: 2013-06-07

    上傳用戶:heminhao

  • 基于ARM的駕駛員語音控制器的設計與實現

    隨著經濟的發展,城市交通的壓力越來越大,很多城市都開始建設地鐵項目,發展地下軌道交通事業。在地鐵列車上,駕駛員需要方便、快捷地控制各種語音功能,保障列車可靠、安全的運行,從而為乘客提供優質的服務。駕駛員語音控制器就是為了滿足這一需求而提出來的。 在描述列車乘客信息系統的發展、介紹了公共廣播系統的功能的之后,本文分析了駕駛員語音控制器的設計需求,設計了一種具有人機交互功能的駕駛員語音控制器。它帶有LCD顯示屏和輸入鍵盤;能夠在內部存儲路線、站點和緊急信息等用戶數據。通過窗口菜單以圖形化的方式向駕駛員顯示列車運行信息。通過通信端口,按照雙方約定的通訊格式,將運行模式,路線站點,緊急信息等內容發送給列車顯示與廣播控制單元,完成語音及顯示控制。根據需求分析,提出了一種基于ARM的控制器設計平臺。設計了該控制器的硬件和軟件的整體方案,采用模塊化設計的思想給出了系統各主要模塊的具體設計與實現方法,并給出了相關電路的實現原理圖。最后介紹了本控制器的測試方法與過程,并給出了具體應用。該駕駛員語音控制器實現了人工廣播、司機對講、緊急對講和系統設置等功能。具有操作方便、便于維護、可配置、成本低等優點,滿足了駕駛員以及列車語音與顯示控制的實際需求。關鍵詞:ARM;RS485;乘客信息系統;圖形用戶界面;嵌入式系統

    標簽: ARM 駕駛員 語音控制器

    上傳時間: 2013-07-30

    上傳用戶:電子世界

主站蜘蛛池模板: 汕尾市| 股票| 措勤县| 砀山县| 申扎县| 青阳县| 卓尼县| 济宁市| 临海市| 巴彦县| 隆尧县| 武功县| 赣州市| 土默特左旗| 铁岭市| 万年县| 兴义市| 个旧市| 天柱县| 赤城县| 拉萨市| 邹城市| 南陵县| 内丘县| 循化| 锦屏县| 龙游县| 塔城市| 马鞍山市| 正阳县| 永泰县| 呼图壁县| 奉新县| 鄯善县| 绍兴县| 象州县| 沙河市| 榆林市| 通海县| 晋宁县| 晋宁县|