亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

故障預測

  • 高壓電器實用技術問答

    本書結合 目前高壓電器的運行、操作、維護、檢修中存在的問題, 系統地介 紹了電流互感器、電流互感器的故障診斷與處理, 電壓互感器、電壓互感器的故 障診斷與處理、互感器的檢測與試驗、現代互感器、少油斷路器、真空斷路器、真 空斷路器的故障診斷與處理、真空斷路器操作過電壓、SF6 斷路器、SF6 斷路器的 故障診斷與處理、斷路器操作機構等 內容, 以問答形式深入淺出地闡述了高壓 電器運行、維護、檢修中經常涉及的電工理論知識和實際操作技能。

    標簽: 高壓電器 實用技術 問答

    上傳時間: 2013-05-28

    上傳用戶:RedLeaves1995

  • 基于FPGA的PID控制器研究與實現

    基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題,如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障,會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此,利用FPGA開發技術,實現智能控制器算法的芯片化,使之能夠廣泛的用于各種場合,具有很大的應用意義。 首先分析FPGA的內部結構特點,總結FPGA設計技術及開發流程,指出實現結構優化設計,降低設計難度,是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上,提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中,采用將補碼的加法器代替減法器設計,增加整數運算結果的位擴展處理,進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器,用Modelsim仿真驗證了設計結果的正確性,用Synplify Pro進行電路綜合,在Quaitus Ⅱ軟件中實現布局布線,最后生成FPGA的編程文件。根據控制系統的要求,論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象,以EP1C3T144 FPGA為核心,構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實驗結果表明,達到無超調的穩定控制要求,為降低FPGA實現PID控制器的設計難度提供了有效的方法。

    標簽: FPGA PID 控制器

    上傳時間: 2013-05-24

    上傳用戶:gyq

  • 基于FPGA的便攜式振動頻譜分析儀

    該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術,設計了一種便攜式的振動頻譜分析儀,用于旋轉機械的故障監測和診斷。以SOPC技術為手段,將信號采集和信號處理電路通過可編程片上系統來實現,其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計,通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械,這類設備的異常振動往往會影響正常工作,嚴重時還會出現各種重大事故,該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測,運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一,利用FPGA對ADC芯片的工作進行控制,使其在規定的時間內與DSP模塊進行數據交換,并對ADC各引腳時序進行控制,使兩者協調同步工作,編制了相應的VHDL語言程序。其二,采用SOPC Builder設計開發,實現了基于NIOS Ⅱ的32位CPU軟核,創建了相應的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強大功能進行DSP模塊設計,開發出了FIR和FFT等功能模塊,并且添加到SOPC系統中,使其可以由NIOS Ⅱ很容易的調用。其四,在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統,提高了整個系統的穩定性,并且降低了開發難度,提高了系統升級的能力。由于整個設計是基于FPGA開發的,所以該系統包括了所有FPGA系統的特點,包括并行的DSP處理、在系統可編程、升級簡單等特點,極易使設計產品化。

    標簽: FPGA 便攜式 振動頻譜 分析儀

    上傳時間: 2013-04-24

    上傳用戶:amandacool

  • chipscop7.1i.rar

    ChipScope Pro具有傳統邏輯分析儀的功能,是針對Xilinx Virtex Pro等系列FPGA的在線片內信號分析工具,主要功能是通過JTAG口,實時、在線、方便地觀察到FPGA內部的信號,給調試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據用戶設定的觸發條件將信號實時的保存到這些BlockRam中,然后通過JTAG口傳送到計算機,最后在計算機屏幕上顯示出時序波形。

    標簽: chipscop 7.1

    上傳時間: 2013-05-22

    上傳用戶:wangrijun

  • 485通訊例程

    筆者在火災自動報警系統的聯網設計中,經大量試驗,發現在使用RS-485總線時,如果簡單地按常規方式設計電路,那么在實際工程中可能存在以下兩個問題:一是通信數據收發不可靠;二是在多機通信方式下,一個節點的故障(如死機)往往會使得整個系統的通信框架崩潰,而且給故障的排查帶來困難。針對上述問題,對485總線接口的軟硬件設計采取了有效的改進措施,大大提高了聯網系統的可靠性和穩定性。

    標簽: 485 通訊

    上傳時間: 2013-05-28

    上傳用戶:pioneer_lvbo

  • FPGA測試方法研究

    FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件,FPGA的出現使得ASIC(Application Specific Integrated Circuits)產品的上市周期大大縮短,并且節省了大量的開發成本。目前FPGA的功能越來越強大,滿足了目前集成電路發展的新需求,但是其結構同益復雜,規模也越來越大,內部資源的種類也R益豐富,但同時也給測試帶來了困難,FPGA的發展對測試的要求越來越高,對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計,通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程,使得開關盒布線資源測試時間和測試成本減少了99%以上,而且所增加的芯片面積僅僅在5%左右,增加的邏輯資源對FPGA芯片的使用不會造成任何影響,這種方案采用了小規模電路進行了驗證,取得了很好的結果,是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發的FPGA芯片FDP250K的邏輯資源進行了嚴格、充分的測試,從FPGA最小的邏輯單元LC開始,首先得到一個LC的測試配置,再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置,并且采用陣列化的測試方案,同時測試芯片內部所有的邏輯單元,使得FPGA內部的邏輯資源得完全充分的測試,測試的故障覆蓋率可達100%,測試配置由配套編程工具產生,測試取得了完滿的結果。

    標簽: FPGA 測試 方法研究

    上傳時間: 2013-06-29

    上傳用戶:Thuan

  • 基于FPGA的虛擬邏輯分析儀

    隨著數字技術、大規模集成電路及計算機的大量普及和快速發展,邏輯分析儀(Logic Analyzer,簡稱LA)作為數字系統的數據域測試儀器中應用最為廣泛、最有代表性的一種通用測試儀器,為解決越來越復雜的數字系統的檢測和故障診...

    標簽: FPGA 虛擬邏輯 分析儀

    上傳時間: 2013-05-17

    上傳用戶:魚魚魚yu

  • 電視技術習題集(問答題)

    電視技術習題集(問答題)一、 單項選擇題  1.彩色電視機出現無光柵、無圖像、無伴音故障現象的可能部位是(     )。

    標簽: 電視技術 問答

    上傳時間: 2013-07-29

    上傳用戶:pwcsoft

  • 單片機控制的火災報警控制器

    本文提出了一種由單片微機控制的火災自動探測報警控制器.將煙感、溫度探測器接入單片微機,經單片微機邏輯判斷,經專用聲光報警集成電路來進行火災報警、異常報警(煙感、溫感其中之一動作)、故障報警,并發出不同的聲光信號、顯示出事故類型及位置.本控制器適用于總建筑面積不超過1000m2的各種地方,如圖書館、檔案館、計算機房等處.

    標簽: 單片機控制 火災報警 控制器

    上傳時間: 2013-05-26

    上傳用戶:hgy9473

  • Verilog HDL高級數字設計

    ·作者:[美]Michael D.Ciletti出版社:電子工業出版社 內容簡介:本書通過大量完整的實例講解了使用VerilogHDL進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章,涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯合成等關鍵問題,還有合成后設計確認、定時分析及可測性設計等內容。

    標簽: Verilog nbsp HDL 數字設計

    上傳時間: 2013-06-19

    上傳用戶:PresidentHuang

主站蜘蛛池模板: 衡东县| 嘉善县| 监利县| 安庆市| 和政县| 汉川市| 湾仔区| 桂平市| 景洪市| 河西区| 贵州省| 化隆| 孝义市| 锦屏县| 泾源县| 永宁县| 满洲里市| 桐梓县| 柳州市| 湘阴县| 安新县| 南投县| 黄平县| 竹山县| 天津市| 清丰县| 河北区| 大石桥市| 江津市| 延长县| 冀州市| 达日县| 项城市| 洛南县| 巫溪县| 永定县| 贵南县| 长宁区| 遵化市| 沾益县| 云和县|