用matlab對基帶數字系統進行仿真。整個系統描述了信號的發送和調制過程。其中調制采用16QAM，并且采用基帶傳輸，不必調制到載頻上。系統總采用了高斯信道，在接受端采用解調并與發送型號進行比較得到誤碼率。
標簽： matlab QAM 調制 16
上傳時間： 2014-01-13
上傳用戶：ljmwh2000
《數字系統設計與VerilogHDL》 闡述數字系統設計方法，重點對用vhdl設計開發常用的數字電路和數字系統進行具體闡述，配合大量設計實例。
標簽： VerilogHDL 數字系統設計 數字系統 設計方法
上傳時間： 2013-12-28
上傳用戶：zhaoq123
用FPGA設計數字系統，2007年上海FPGA研修班王巍老師講義
標簽： FPGA 數字系統
上傳時間： 2014-01-17
上傳用戶：luke5347
夏宇文老師的 VERILOG數字系統設計教程 北京航空航天大學出版社
標簽： VERILOG 數字系統 大學 出版社
上傳時間： 2014-01-08
上傳用戶：lo25643
數字系統設計與verilog實現，是一本pdf格式的電子書
標簽： verilog 數字系統設計
上傳時間： 2013-12-17
上傳用戶：84425894
DSP設計數字系統設計實例，挺好用的，頂一下
標簽： DSP 數字系統 設計實例
上傳時間： 2014-02-07
上傳用戶：ghostparker
數字系統設計報告，多功能電子鐘，顯示年月日星期時分秒，及校時等功能
標簽： 數字系統設計 報告
上傳時間： 2013-12-30
上傳用戶：離殤
OVL——基于斷言的verilog驗證 Verilog數字系統設計:RTL綜合、測試平臺與驗證
標簽： verilog Verilog OVL RTL
上傳時間： 2014-01-07
上傳用戶：familiarsmile
數字系統的簡單設計，其代碼為VHDL，采用行為級描述
標簽： 數字系統
上傳時間： 2014-11-27
上傳用戶：671145514
簡單數字系統的VHDL代碼，綜合了組合，時序，和狀態機
標簽： VHDL 數字系統 代碼
上傳用戶：FreeSky
蟲蟲下載站版權所有 京ICP備2021023401號-1
