相 關(guān) 資 源

• 用FPGA設(shè)計(jì)數(shù)字系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：用FPGA設(shè)計(jì)數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義

  標(biāo)簽： FPGA 數(shù)字系統(tǒng)

  上傳時(shí)間： 2013-08-16

  上傳用戶：duoshen1989

• 用FPGA設(shè)計(jì)數(shù)字系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：用FPGA設(shè)計(jì)數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義

  標(biāo)簽： FPGA 數(shù)字系統(tǒng)

  上傳時(shí)間： 2014-01-17

  上傳用戶：luke5347

• 在公司做的一個(gè)用FPGA實(shí)現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序免費(fèi)下載

  資源簡(jiǎn)介：在公司做的一個(gè)用FPGA實(shí)現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序

  標(biāo)簽： FPGA ASI 數(shù)字電視 TS流

  上傳時(shí)間： 2015-05-14

  上傳用戶：xhz1993

• 使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)免費(fèi)下載

  資源簡(jiǎn)介：使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)

  標(biāo)簽： WiMax FPGA OFDM VHDL

  上傳時(shí)間： 2016-01-22

  上傳用戶：zhuyibin

• 通過四位乘法器的實(shí)例詳細(xì)介紹了用ＶＨＤＬ語言設(shè)計(jì)數(shù)字系統(tǒng)的流程和方法免費(fèi)下載

  資源簡(jiǎn)介：通過四位乘法器的實(shí)例詳細(xì)介紹了用ＶＨＤＬ語言設(shè)計(jì)數(shù)字系統(tǒng)的流程和方法，通過仿真實(shí)現(xiàn)預(yù)定目的．

  標(biāo)簽： 乘法器 詳細(xì)介紹 數(shù)字系統(tǒng) 流程

  上傳時(shí)間： 2016-02-16

  上傳用戶：古谷仁美

• 一個(gè)用FPGA語言設(shè)計(jì)數(shù)字秒表的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用FPGA語言設(shè)計(jì)數(shù)字秒表的程序，有相關(guān)的源程序和說明

  標(biāo)簽： FPGA 語言 數(shù)字秒表 程序

  上傳時(shí)間： 2013-12-22

  上傳用戶：cccole0605

• FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能免費(fèi)下載

  資源簡(jiǎn)介：FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章

  標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能

  上傳時(shí)間： 2013-08-20

  上傳用戶：liuwei6419

• CPLD/FPGA數(shù)字系統(tǒng)設(shè)計(jì)電子書免費(fèi)下載

  資源簡(jiǎn)介：CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能...

  標(biāo)簽： CPLD FPGA 數(shù)字系統(tǒng)設(shè)計(jì) 電子書

  上傳時(shí)間： 2013-09-06

  上傳用戶：Maple

• FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能免費(fèi)下載

  資源簡(jiǎn)介：FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章

  標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能

  上傳時(shí)間： 2014-01-17

  上傳用戶：ljt101007

• 用FPGA實(shí)現(xiàn)的8點(diǎn)32 位FFT 處理器方案免費(fèi)下載

  資源簡(jiǎn)介：:文章針對(duì)目前數(shù)字信號(hào)處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來處理的應(yīng)用現(xiàn)狀,在對(duì)FFT 算法進(jìn)行\(zhòng)\\\\\\\r\\\\\\\\n分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate Array] 實(shí)現(xiàn)的8 點(diǎn)32 位FFT 處理器方案,并得到了系統(tǒng)的仿真結(jié)果。\\\\\...

  標(biāo)簽： FPGA FFT 處理器 方案

  上傳時(shí)間： 2013-08-09

  上傳用戶：yangzhiwei

• FPGA在高速數(shù)字信號(hào)處理系統(tǒng)中的應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：FPGA在高速數(shù)字信號(hào)處理系統(tǒng)中的應(yīng)用.pdf

  標(biāo)簽： FPGA 高速數(shù)字信號(hào) 處理系統(tǒng) 中的應(yīng)用

  上傳時(shí)間： 2013-08-14

  上傳用戶：yxgi5

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-10-13

  上傳用戶：caiiicc

• 用FPGA設(shè)計(jì)多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：用FPGA設(shè)計(jì)多功能數(shù)字鐘

  標(biāo)簽： FPGA 多功能 數(shù)字

  上傳時(shí)間： 2013-11-16

  上傳用戶：1234567890qqq

• :文章針對(duì)目前數(shù)字信號(hào)處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來處理的應(yīng)用現(xiàn)狀,在對(duì)FFT 算法進(jìn)行 分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate免費(fèi)下載

  資源簡(jiǎn)介：:文章針對(duì)目前數(shù)字信號(hào)處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來處理的應(yīng)用現(xiàn)狀,在對(duì)FFT 算法進(jìn)行 分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate Array] 實(shí)現(xiàn)的8 點(diǎn)32 位FFT 處理器方案,并得到了系統(tǒng)的仿真結(jié)果。 最后在Altera 公司FL...

  標(biāo)簽： Programmable FFT Field FPGA

  上傳時(shí)間： 2017-03-09

  上傳用戶：jyycc

• MATLAB 程式設(shè)計(jì)與應(yīng)用 張智星免費(fèi)下載

  資源簡(jiǎn)介：MATLAB 程式設(shè)計(jì)與應(yīng)用 張智星

  標(biāo)簽： MATLAB 程式

  上傳時(shí)間： 2013-04-15

  上傳用戶：eeworm

• MATLAB-程式設(shè)計(jì)與應(yīng)用-張智星.zip免費(fèi)下載

  資源簡(jiǎn)介：專輯類-多媒體相關(guān)專輯-48個(gè)-11.7G MATLAB-程式設(shè)計(jì)與應(yīng)用-張智星.zip

  標(biāo)簽： MATLAB zip 程式

  上傳時(shí)間： 2013-04-24

  上傳用戶：yx007699

• 基于FPGA的圖像壓縮系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相...

  標(biāo)簽： FPGA 圖像壓縮系統(tǒng)

  上傳時(shí)間： 2013-04-24

  上傳用戶：a3318966

• 基于FPGA的圖像壓縮系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相...

  標(biāo)簽： FPGA 圖像壓縮系統(tǒng)

  上傳時(shí)間： 2013-04-24

  上傳用戶：stampede

• 基于FPGA的全數(shù)字?jǐn)U頻收發(fā)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：軟件無線電(SDR)

  標(biāo)簽： FPGA 全數(shù)字 擴(kuò)頻 收發(fā)機(jī)

  上傳時(shí)間： 2013-06-13

  上傳用戶：linlin

• 基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計(jì)基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計(jì)

  標(biāo)簽： FPGA 全數(shù)字 控制系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：dct灬fdc

• 用FPGA 實(shí)現(xiàn)基- 4FFT 算法免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)高速數(shù)字信號(hào)處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對(duì)其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋...

  標(biāo)簽： FPGA 4FFT 算法

  上傳時(shí)間： 2013-08-08

  上傳用戶：gxrui1991

• 用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來完成模/數(shù)轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：自己課程設(shè)計(jì)寫的程序，用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來完成模/數(shù)轉(zhuǎn)換，然后將轉(zhuǎn)換完的數(shù)字信號(hào)傳遞給0832

  標(biāo)簽： FPGA 0809 ADC 轉(zhuǎn)換

  上傳時(shí)間： 2013-08-30

  上傳用戶：小寶愛考拉

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-11-12

  上傳用戶：VRMMO

• 用FPGA設(shè)計(jì)多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：用FPGA設(shè)計(jì)多功能數(shù)字鐘

  標(biāo)簽： FPGA 多功能 數(shù)字

  上傳時(shí)間： 2013-10-27

  上傳用戶：ommshaggar

• VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。

  標(biāo)簽： VHDL 100 語言 數(shù)字電路

  上傳時(shí)間： 2014-01-07

  上傳用戶：lhw888

• 這個(gè)程式可以用來觀察其他程式的VCL組態(tài)、記憶體內(nèi)容。幫助設(shè)計(jì)時(shí)的runtime debug。 當(dāng)然也可以用來看別人程式中用了什麼元件、設(shè)計(jì)了什麼property免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)程式可以用來觀察其他程式的VCL組態(tài)、記憶體內(nèi)容。幫助設(shè)計(jì)時(shí)的runtime debug。 當(dāng)然也可以用來看別人程式中用了什麼元件、設(shè)計(jì)了什麼property

  標(biāo)簽： property runtime debug 程式

  上傳時(shí)間： 2015-04-11

  上傳用戶：ynzfm

• 用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接

  標(biāo)簽： FPGA PGA 數(shù)字復(fù)接

  上傳時(shí)間： 2015-06-08

  上傳用戶：wendy15

• DelphiPackage實(shí)用集錦 動(dòng)態(tài)數(shù)據(jù)模組 設(shè)計(jì)模式重整技術(shù)運(yùn)用實(shí)例 以DelphiPackage架構(gòu)多人開發(fā)應(yīng)用程式環(huán)境免費(fèi)下載

  資源簡(jiǎn)介：DelphiPackage實(shí)用集錦 動(dòng)態(tài)數(shù)據(jù)模組 設(shè)計(jì)模式重整技術(shù)運(yùn)用實(shí)例 以DelphiPackage架構(gòu)多人開發(fā)應(yīng)用程式環(huán)境

  標(biāo)簽： DelphiPackage 集錦 動(dòng)態(tài)數(shù)據(jù) 模組

  上傳時(shí)間： 2014-11-22

  上傳用戶：GHF

• 如果車不動(dòng),請(qǐng)?jiān)O(shè)計(jì)算法:按馬走日的方法但又不能被車吃掉,用回溯法設(shè)計(jì)馬的走法,並打印出路程.可以做為軟體設(shè)計(jì)的參考免費(fèi)下載

  資源簡(jiǎn)介：如果車不動(dòng),請(qǐng)?jiān)O(shè)計(jì)算法:按馬走日的方法但又不能被車吃掉,用回溯法設(shè)計(jì)馬的走法,並打印出路程.可以做為軟體設(shè)計(jì)的參考

  標(biāo)簽： 算法 回溯法 打印

  上傳時(shí)間： 2014-01-06

  上傳用戶：exxxds

• 在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程。免費(fèi)下載

  資源簡(jiǎn)介：在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程。

  標(biāo)簽： CPLD EDA 器件 數(shù)字系統(tǒng)

  上傳時(shí)間： 2013-12-16

  上傳用戶：jeffery