欧美成人午夜电影,美女搞黄视频在线观看,欧美性suv

數字邏輯

數字邏輯是數字電路邏輯設計的簡稱，其內容是應用數字電路進行數字系統邏輯設計。電子數字計算機是由具有各種邏輯功能的邏輯部件組成的，這些邏輯部件按其結構可分為組合邏輯電路和時序邏輯電路。組合邏輯電路是由與門、或門和非門等門電路組合形成的邏輯電路；時序邏輯電路是由觸發器和門電路組成的具有記憶能力的邏輯電路。有了組合邏輯電路和時序邏輯電路，再進行合理的設計和安排，就可以表示和實現布爾代數的基本運算。

基于FPGA的有限沖激響應數字濾波器的研究及實現

數字濾波作為數字信號處理技術的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據，研究適應工程實際的數字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結構完成這一運算的方法，從而解決了常系數乘法運算硬件實現的問題； (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法，采用層次化、模塊化、參數化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數可調的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。實驗系統的測試結果表明，和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。

標簽： FPGA 沖激響應數字濾波器

上傳時間： 2013-07-13

上傳用戶：皇族傳媒
基于ARM的全數字B型超聲診斷儀的設計與研究

超聲理論與技術的快速發展，使超聲設備不斷更新，超聲檢查已成為預測和評價疾病及其治療結果不可缺少的重要方法。超聲診斷技術不僅具有安全、方便、無損、廉價等優點，其優越性還在于它選用診斷參數的多樣性及其在工程上實現的靈活性。全數字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統，是一種新型的、操作方便的、技術含量高的機型。它具有現有黑白B超的基本功能，能夠對超聲回波數據進行靈活的處理，從而使操作更加方便，圖象質量進一步提高，并為遠程醫療、圖像存儲、拷貝等打下基礎，是一種很有發展前景、未來市場的主打產品。全數字B型超聲診斷儀的基本技術特點是用數字硬件電路來實現數據量極其龐大的超聲信息的實時處理，它的實現主要倚重于FPGA技術。現在FPGA已經成為多種數字信號處理（DSP）應用的強有力解決方案。硬件和軟件設計者可以利用可編程邏輯開發各種DSP應用解決方案。可編程解決方案可以更好地適應快速變化的標準、協議和性能需求。本論文首先闡述了醫療儀器發展現狀和嵌入式計算機體系結構及發展狀況，提出了課題研究內容和目標。然后從B超診斷原理及全數字B超診斷儀設計入手深入分析了B型超聲診斷儀的系統的硬件體系機構。對系統的總體框架和ARM模塊設計做了描述后，接著分析了超聲信號進行數字化處理的各個子模塊、可編程邏輯器件的結構特點、編程原理、設計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統的移植和設備驅動的開發，詳細描述了B型超聲診斷儀的軟件環境的架構及其設備驅動的詳細設計。最后對整個系統的功能和特點進行了總結和展望。

標簽： ARM 全數字儀的設計超聲診斷

上傳時間： 2013-05-28

上傳用戶：sssnaxie
數字系統新概念設計.pdf

目前，數字技術已滲透到科研、生產和人們日常生活的各個領域。從計算機到家用電器，從手機到數字電話，以及絕大部分新研制的醫用設備、軍用設備等，無不盡可能地采用了數字技術。數字系統是對數字信息進行存儲、傳輸、處理的電子系統。通常把門電路、觸發器等稱為邏輯器件，將由邏輯器件構成，能執行某單一功能的電路，如計數器、譯碼器、加法器等，稱為邏輯功能部件，把由邏輯功能部件組成的能實現復雜功能的數字電路稱數字系統。復雜的數字系統可以分割成若干個子系統，例如計算機就是一個內部結構相當復雜的數字系統。不論數字系統的復雜程度如何，規模大小怎樣，就其實質而言皆為邏輯問題，從組成上說是由許多能夠進行各種邏輯操作的功能部件組成的，這類功能部件，可以是SSI邏輯部件，也可以是各種MSI、LSI邏輯部件，甚至可以是CPU芯片。由于各功能部件之間的有機配合，協調工作，使數字電路成為統一的數字信息存儲、傳輸、處理的電子電路。與數字系統相對應的是模擬系統，和模擬系統相比，數字系統具有工作穩定可靠，抗干擾能力強，便于大規模集成，易于實現小型化、模塊化等優點。

標簽： 數字系統概念設計

上傳時間： 2013-07-06

上傳用戶：yepeng139
基于FPGA的π4-DQPSK全數字中頻發射機和接收機的實現

本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。

標簽： DQPSK FPGA 全數字中頻

上傳時間： 2013-07-18

上傳用戶：saharawalker
基于FPGA的有限沖激響應數字濾波器的研究及實現

數字濾波作為數字信號處理技術的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據，研究適應工程實際的數字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結構完成這一運算的方法，從而解決了常系數乘法運算硬件實現的問題； (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法，采用層次化、模塊化、參數化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數可調的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。實驗系統的測試結果表明，和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。

標簽： FPGA 沖激響應數字濾波器

上傳時間： 2013-07-19

上傳用戶：sjyy1001
直接數字頻率合成研究及其FPGA實現

本文首先介紹了直接數字頻率合成技術(DDS)的基本原理、體系結構及工作過程，然后針對其關鍵部分進行了優化，即采用函數近似法對存儲表結構（LUT）進行了優化，使存貯位數大大縮小，并提出了一種雜散抑制技術的運用，即相位抖動技術。在對直接數字頻率合成（DDS）方法產生的信號進行理論分析的過程中，用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設計的具體實現過程和方法，將現場可編程邏輯器件（FPGA）和 DDS技術相結合，具體的體現了基于VHDL語言的靈活設計和修改方式是對傳統頻率合成實現方法的一次重要改進。文章最后給出了實現代碼、仿真結果，經過驗證，本設計能夠達到其預期性能指標。

標簽： FPGA 數字頻率合成

上傳時間： 2013-04-24

上傳用戶：Pzj
深入了解數字示波器死區時間及其影響

混合信號示波器 (MSO) 已成為當今嵌入設備設計師的首選工具。安捷倫科技公司 (前惠普公司) 于 1996年推出了首款MSO，并于近日推出了第三代MSO。所有主要示波器廠商現在都可提供混合信號示波器。MSO在基礎示波器功能中增加了16 個或更多邏輯分析儀采集信道，及串行總線觸發和協議解碼功能，研發工程師和技術人員可更快調試其混合信號設計。MSO可彌補傳統數字存儲示波器 (DSO) 和當今更加復雜的邏輯分析儀及串行總線協議分析儀之間的差距。那么MSO 與傳統DSO 相比，有哪些改善? 不同廠商的MSO 之間的差別是什么?

標簽： 數字示波器死區時間

上傳時間： 2013-04-24

上傳用戶：huql11633
基于FPGA的FFT數字處理器的硬件實現

DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.

標簽： FPGA FFT 數字處理器硬件實現

上傳時間： 2013-06-20

上傳用戶：小碼農lz
高速FIR數字濾波器在FPGA上的實現

常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下： 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為：定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。

標簽： FPGA FIR 數字濾波器

上傳時間： 2013-06-06

上傳用戶：June
基于FPGA的數字上變頻方法研究

本論文介紹了毫米波通信系統中常用的上變頻方案和調制方式，比較了它們的性能和特點，最終在發射系統中選擇了DQPSK調制方式。提出了一種利用數字上變頻技術進行基帶信號的數字域上變頻調制的方法。系統設計采用了現場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結合的方案。本設計硬件平臺以AD公司的AD9857為核心，在數字域完成了基帶數字信號內插濾波、正交調制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數字信號的處理，并實現了對AD9857的控制。軟件部分，應用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數字信號處理模塊(串并轉換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設計，并進行了仿真，仿真結果達到了設計要求。整個系統實現了在70MHz中頻載波上的DQPSK調制。系統具有結構簡單，控制靈活，頻率分辨率高，頻率變化速率高等優點。

標簽： FPGA 數字方法研究

上傳時間： 2013-07-18

上傳用戶：qoovoop

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频