基于CPLD的VHDL語言數字鐘(含秒表)設計

利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、...

?? 2013-10-24

基于Verilog HDL設計的多功能數字鐘

本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim...

?? 2013-11-10

以前做的一個數字鐘

以前做的一個數字鐘...

?? 2013-12-09

用verilog編寫的多功能數字鐘

用verilog編寫的多功能數字鐘...

?? 2015-02-25

數字鐘的顯示程序以及一個檢驗顯示的程序

數字鐘的顯示程序以及一個檢驗顯示的程序，用在8051或8031...

?? 2013-12-18

這是我在學習過程中編的數字鐘的原程序,含各種時鐘模塊,以及計數器,累加器等,可以直接下載,已經編譯通過!

這是我在學習過程中編的數字鐘的原程序,含各種時鐘模塊,以及計數器,累加器等,可以直接下載,已經編譯通過!...

?? 2015-04-04

用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能

用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能...

?? 2013-12-15

此文件是用匯編語言編寫的數字鐘原程序

此文件是用匯編語言編寫的數字鐘原程序，它包括時鐘顯示、整點報時和鬧鐘部分。...

?? 2014-01-08

這是一個用c51做的數字鐘源代碼,實現了時間設置,鬧鈴設置等一系列鐘表的功能,并付上了硬件原理圖,供大家學習和參考,我的qq:9577287

這是一個用c51做的數字鐘源代碼,實現了時間設置,鬧鈴設置等一系列鐘表的功能,并付上了硬件原理圖,供大家學習和參考,我的qq:9577287...

?? 2015-04-30

大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘

大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗...

?? 2013-12-23