工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識(shí)和控制中常用的理論和方法。其中，神經(jīng)元具有很強(qiáng)的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實(shí)際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強(qiáng)的抗干擾能力、自適應(yīng)能力和較好的魯棒性。 目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進(jìn)的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實(shí)現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計(jì)，并將其封裝成為一個(gè)專用的IP核供其他的控制系統(tǒng)使用。 首先，對(duì)單神經(jīng)元PID智能控制器的設(shè)計(jì)原理和設(shè)計(jì)算法進(jìn)行了深入的研究與分析；其次，利用MATLAB設(shè)計(jì)單神經(jīng)元PID智能控制器，針對(duì)特定的被控對(duì)象，對(duì)其進(jìn)行仿真實(shí)驗(yàn)，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實(shí)現(xiàn)，對(duì)控制器進(jìn)行VHDL語言分層設(shè)計(jì)，使用Altera公司的軟件QuartusⅡ6.1進(jìn)行仿真實(shí)驗(yàn)。兩個(gè)仿真實(shí)驗(yàn)結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計(jì)的單神經(jīng)元PID智能控制器性能優(yōu)良。 本文的設(shè)計(jì)模塊主要包括權(quán)值修改模塊、誤差計(jì)算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個(gè)模塊的設(shè)計(jì)中進(jìn)行了優(yōu)化處理，使本文的設(shè)計(jì)不僅利用的硬件資源少，而且也有很快的運(yùn)行速度，同時(shí)也改善了傳統(tǒng)控制器的控制性能。
上傳時(shí)間： 2013-04-24
上傳用戶：13517191407
隨著以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對(duì)顯示器件的要求也越來越高。在這些因素的驅(qū)動(dòng)下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計(jì)的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場(chǎng)合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計(jì)，以最小的代價(jià)滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。 本文設(shè)計(jì)了一個(gè)采用FPGA設(shè)計(jì)的液晶顯示控制器，主要解決以下內(nèi)容：采用Cyclone芯片設(shè)計(jì)的液晶控制器；采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計(jì)，重點(diǎn)介紹了如何通過特殊設(shè)計(jì)控制器與CPU協(xié)調(diào)的工作，驅(qū)動(dòng)系統(tǒng)所需時(shí)序信號(hào)的產(chǎn)生，STN液晶彩色屏灰度顯示的時(shí)間抖動(dòng)算法和幀率控制原理及實(shí)現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計(jì)的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理，還有很重要的一點(diǎn)是各個(gè)模塊之間的同步處理。這款液晶控制器在實(shí)際中的使用效果證明了本課題介紹的液晶控制器方案是一個(gè)非常可行的，具有廣泛的通用性。 關(guān)鍵詞：液晶控制器、SDRAM控制器、時(shí)序信號(hào)發(fā)生器、灰度顯示、時(shí)間抖動(dòng)算法
上傳時(shí)間： 2013-04-24
上傳用戶：ryanxue
隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來越大，數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國多家單位聯(lián)合研究的，具有自主知識(shí)產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實(shí)用價(jià)值和廣闊的市場(chǎng)前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計(jì)，介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運(yùn)用簡化加法器圖（Reduced Adder Graph，RAG）算法進(jìn)行改進(jìn)，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn)，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號(hào)幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對(duì)OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號(hào)的采樣率和時(shí)域?qū)ьl的采樣率相同，以達(dá)到較好的同步性能，采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過程中，分析比較了多種算法的計(jì)算復(fù)雜性，設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后，通過定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布，設(shè)計(jì)出定點(diǎn)字長的優(yōu)化方案，并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系，進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時(shí)間： 2013-04-24
上傳用戶：mdrd3080
本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)，使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析，對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí)，從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號(hào)完整性問題，并基于IBIS模型進(jìn)行了信號(hào)完整性分析及仿真。針對(duì)各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對(duì)象存儲(chǔ)控制器系統(tǒng)設(shè)計(jì)方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對(duì)象存儲(chǔ)設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì)，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級(jí)技術(shù)附件)等網(wǎng)絡(luò)存儲(chǔ)接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計(jì)規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。
標(biāo)簽： FPGA 對(duì)象存儲(chǔ) 原型
上傳時(shí)間： 2013-04-24
上傳用戶：lijinchuan
隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機(jī)作為控制對(duì)象的傳動(dòng)領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進(jìn)的控制算法得以實(shí)現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢(shì)和當(dāng)前的研究熱點(diǎn)。本文的主要工作就是圍繞數(shù)字化的永磁同步電機(jī)控制器研究來展開。首先深入研究了永磁同步電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對(duì)永磁同步電機(jī)的數(shù)學(xué)模型進(jìn)行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機(jī)的電機(jī)模型，提出了一種永磁同步電機(jī)傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)，并對(duì)滑模控制理論和矢量控制進(jìn)行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機(jī)的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點(diǎn)，仿真結(jié)果驗(yàn)證了該系統(tǒng)設(shè)計(jì)方案的優(yōu)越性。最后在永磁同步電機(jī)建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機(jī)控制器的設(shè)計(jì)要求及FPGA的特點(diǎn)，提出永磁同步電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)進(jìn)行了合理的劃分，分別對(duì)SVPWM、Park變換、SMC、反饋速度測(cè)量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證，驗(yàn)證結(jié)果表明：永磁同步電機(jī)在低速和高速時(shí)都能穩(wěn)定運(yùn)行，從而證實(shí)了本設(shè)計(jì)方案的可行性。
上傳時(shí)間： 2013-04-24
上傳用戶：wff
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡要介紹。文中對(duì)GPIB總線進(jìn)行了簡單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-06-12
上傳用戶：mqien
隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們?cè)谝笤O(shè)備性能不斷提升的同時(shí)，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過程中，也對(duì)各武器裝備都提出了新的要求，特別是針對(duì)單兵配備的便攜設(shè)備，對(duì)體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開發(fā)項(xiàng)目中，需要設(shè)計(jì)一塊接口板，要求實(shí)現(xiàn)高達(dá)8個(gè)串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個(gè)手持設(shè)備除了對(duì)功能有基本的要求以外，對(duì)體積及功耗都提出了極高的要求。針對(duì)項(xiàng)目的具體設(shè)計(jì)要求，經(jīng)過與傳統(tǒng)設(shè)計(jì)方法的比較，決定采用FPGA來實(shí)現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實(shí)現(xiàn)。對(duì)于各模塊中的關(guān)鍵的功能部分，文中對(duì)其實(shí)現(xiàn)都進(jìn)行了詳細(xì)的說明。整個(gè)設(shè)計(jì)全部采用硬件描述語言(HDL)實(shí)現(xiàn)，并且采用了分模塊的設(shè)計(jì)風(fēng)格，具有很好的重用性。 為了在硬件平臺(tái)上驗(yàn)證設(shè)計(jì)，還實(shí)做了FPGA驗(yàn)證平臺(tái)，并用C語言編寫了測(cè)試程序。經(jīng)過驗(yàn)證，該方案完全實(shí)現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。 論文通過采用FPGA作為電路設(shè)計(jì)的核心，以一種新的數(shù)字電路設(shè)計(jì)方法實(shí)現(xiàn)電路功能；旨在通過這種方式，不斷提高設(shè)備的性能并拓展設(shè)計(jì)者思想。
上傳時(shí)間： 2013-04-24
上傳用戶：wlyang
隨著以太網(wǎng)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實(shí)現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當(dāng)前的研究熱點(diǎn)。本文闡述了MAC層的FPGA設(shè)計(jì)、仿真及測(cè)試；介紹了整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分，并對(duì)各個(gè)模塊的設(shè)計(jì)過程進(jìn)行了詳細(xì)闡述，接著介紹了開發(fā)環(huán)境和驗(yàn)證工具，同時(shí)給出測(cè)試方案、驗(yàn)證數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖。 對(duì)MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機(jī)接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對(duì)以下三個(gè)方面進(jìn)行了研究并取得一定的成果: 1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測(cè)試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗(yàn)證開發(fā)平臺(tái)。 2)基于FPGA實(shí)現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器，實(shí)現(xiàn)CSMA/CD協(xié)議、10M/100M自適應(yīng)以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構(gòu)建SOC上處理器提供條件。 本論文實(shí)現(xiàn)了一個(gè)基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設(shè)計(jì)具有自主知識(shí)產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗(yàn)。同時(shí)，為與其它WS接口的控制器實(shí)現(xiàn)直接互連創(chuàng)造了條件，對(duì)高層次設(shè)計(jì)這一先進(jìn)ASIC設(shè)計(jì)方法也有了較為深入的認(rèn)識(shí)。
標(biāo)簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時(shí)間： 2013-07-17
上傳用戶：bruce
PWM(脈沖寬度調(diào)制)是一種利用數(shù)字信號(hào)來控制模擬電路的控制技術(shù)，廣泛應(yīng)用于電源、電機(jī)、伺服系統(tǒng)、通信系統(tǒng)、電子控制器、功率控制等電力電子設(shè)備。PWM技術(shù)在逆變電路中的應(yīng)用最為廣泛，也是變頻技術(shù)的核心，同時(shí)在機(jī)床，液壓位置控制系統(tǒng)等機(jī)械裝置中也發(fā)揮著重要的作用。PWM技術(shù)已經(jīng)成為控制領(lǐng)域的一個(gè)熱點(diǎn)，因此研究PWM發(fā)生器對(duì)于基礎(chǔ)理論的發(fā)展和技術(shù)的改進(jìn)都有十分重要的意義。 論文研究的主要內(nèi)容是用任意波形作為調(diào)制信號(hào)通過特定的方法來產(chǎn)生所需要的PWM波形，任意波形的合成和PWM波形的生成是兩個(gè)主要任務(wù)。任意波形的合成是課題設(shè)計(jì)的一個(gè)難點(diǎn)，也是影響系統(tǒng)性能的關(guān)鍵因素之一。論文中波形合成采用直接數(shù)字頻率合成(DDS)技術(shù)來實(shí)現(xiàn)。DDS技術(shù)以相位為地址，通過查找離散幅度數(shù)據(jù)進(jìn)行波形合成，具有輸出波形相位變化連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快的優(yōu)點(diǎn)，而且通過設(shè)置控制字可靈活方便地改變輸出頻率，是目前波形合成的主流方法。 實(shí)現(xiàn)PWM發(fā)生器的設(shè)計(jì)方法有多種。在綜合比較了單片機(jī)、DSP、ARM等常用開發(fā)工具特點(diǎn)的基礎(chǔ)上，本文提出了一種以可編程邏輯器件(PLD)為主體，單片機(jī)輔助配合的設(shè)計(jì)方法。隨著計(jì)算機(jī)技術(shù)和微電了技術(shù)的迅速發(fā)展，可編程邏輯器件的集成度和容量越來越大，基于PLD的設(shè)計(jì)方法正逐步成為一種主流于段，是近些年來電子系統(tǒng)設(shè)計(jì)的一個(gè)熱點(diǎn)。整個(gè)系統(tǒng)分為模擬波形產(chǎn)生、單片機(jī)控制電路、FPGA內(nèi)部功能模塊三大部分。FPGA部分的設(shè)計(jì)是以Altera公司的Quartus Ⅱ軟件為開發(fā)平臺(tái)，采用VHDL語言為主要輸入手段來完成內(nèi)部各功能模塊的設(shè)計(jì)輸入、編譯、仿真等調(diào)試工作，目標(biāo)載體選用性價(jià)比比較高的Altera公司的CycloneⅡ系列的器件；單片機(jī)控制電路主要負(fù)責(zé)控制字的設(shè)置和顯示，波形數(shù)據(jù)的接受與發(fā)送；用MATLAB軟件完成仟意波形的繪制和模擬任務(wù)。 論文共分五章，詳細(xì)介紹了課題的背景、PWM發(fā)生器的發(fā)展和應(yīng)用以及選題的目的和意義等，論述了系統(tǒng)設(shè)計(jì)方案的可行性，對(duì)外圍電路和FPAG內(nèi)部功能模塊的設(shè)計(jì)方法進(jìn)行了具體說明，并對(duì)仿真結(jié)果、系統(tǒng)的性能、存在的問題和改進(jìn)方法等進(jìn)行了分析和闡述。整個(gè)設(shè)計(jì)滿足PWM發(fā)生器的任務(wù)和功能要求，設(shè)計(jì)方法可行。
上傳時(shí)間： 2013-04-24
上傳用戶：ommshaggar
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實(shí)時(shí)性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計(jì)DMA控制器的總體結(jié)構(gòu)。在通道檢測(cè)模塊中，解決了信號(hào)抗干擾和請(qǐng)求信號(hào)撤銷問題，并提出并行通道檢測(cè)算法；在優(yōu)先級(jí)管理模塊中提出了動(dòng)態(tài)優(yōu)先級(jí)端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計(jì)思想設(shè)計(jì)多個(gè)通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設(shè)計(jì)出基于FPGA的多通道DMA控制器的IP軟核。實(shí)驗(yàn)仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。
上傳時(shí)間： 2013-05-16
上傳用戶：希醬大魔王
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
