數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
使用Cadence布局布線常見問題詳解.pdf
標(biāo)簽： Cadence 布局布線
上傳用戶：wd450412225
Protel DXP 實例教程詳解Protel DXP 實例教程詳解下載介紹:Protel DXP 多媒體實例教程詳解
標(biāo)簽： Protel DXP 教程
上傳時間： 2013-10-07
上傳用戶：hsfei8
振蕩電路詳解
標(biāo)簽： 振蕩電路
上傳時間： 2013-12-03
上傳用戶：時代電子小智
模擬電路詳解
標(biāo)簽： 模擬電子技術(shù) 典型
上傳時間： 2013-11-14
上傳用戶：sunshine1402
ADC0809模數(shù)轉(zhuǎn)換器的使用詳解與程序
標(biāo)簽： 0809 ADC 模數(shù)轉(zhuǎn)換器 使用詳解
上傳時間： 2013-10-20
上傳用戶：shaojie2080
電子發(fā)燒友網(wǎng)為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對高速定位模塊QD75M有一個全面的認識。
標(biāo)簽： 75M QD 75 定位模塊
上傳時間： 2013-10-22
上傳用戶：stvnash
書上永遠學(xué)不到的接插件知識（附電路圖詳解）
標(biāo)簽： 插件 電路圖
上傳時間： 2014-01-22
上傳用戶：大灰狼123456
ORCAD與PADS同步詳解
標(biāo)簽： ORCAD PADS
上傳時間： 2013-10-16
上傳用戶：talenthn
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<sup id="82i64"></sup>
