狠狠爱www人成狠狠爱综合网,日韩中文字幕久久,色哟哟亚洲精品

數(shù)(shù)字頻率合成

基于FPGA的誤碼率測試儀設(shè)計(jì)

基于FPGA的誤碼率測試儀設(shè)計(jì)基于FPGA的誤碼率測試儀設(shè)計(jì)

標(biāo)簽： FPGA 誤碼率試儀設(shè)計(jì)

上傳時間： 2013-08-02

上傳用戶：1159797854
多抽樣率數(shù)字信號處理及其FPGA實(shí)現(xiàn)

多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進(jìn)一步研究了多抽樣率系統(tǒng)的高效實(shí)現(xiàn)理論...

標(biāo)簽： FPGA 抽樣數(shù)字信號處理

上傳時間： 2013-07-05

上傳用戶：JIUSHICHEN
多抽樣率數(shù)字信號處理及其FPGA實(shí)現(xiàn)

多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進(jìn)一步研究了多抽樣率系統(tǒng)的高效實(shí)現(xiàn)理論和方案。多抽樣率系統(tǒng)需要通過濾波器來改善其性能。本文分析了一般濾波器設(shè)計(jì)的方法與理論，著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器，并根據(jù)多抽樣率信號處理的特點(diǎn)以及幾種高效濾波結(jié)構(gòu)和濾波器，利用積分梳狀濾波器和半帶濾波器在FPGA上設(shè)計(jì)了2～256倍可編程抽取器。為了進(jìn)一步分析多相結(jié)構(gòu)在多抽樣率信號處理中的應(yīng)用，使用多相結(jié)構(gòu)設(shè)計(jì)了具有固定倍數(shù)的內(nèi)插器。在論文的最后，詳細(xì)介紹了某型號雷達(dá)信號處理機(jī)的硬件設(shè)計(jì)及其FPGA設(shè)計(jì)。關(guān)鍵字：多抽樣率信號處理抽取內(nèi)插多相濾波積分梳狀濾波器半帶濾波器

標(biāo)簽： FPGA 抽樣數(shù)字信號處理

上傳時間： 2013-06-12

上傳用戶：fxf126@126.com
《合成孔徑雷達(dá)》英文版書籍

·詳細(xì)說明：《合成孔徑雷達(dá)》英文版書籍，98年出版，對合成孔徑雷達(dá)的發(fā)展、歷史和成像機(jī)理等方面做了詳細(xì)的說明。對學(xué)習(xí)合成孔徑雷達(dá)的研究生很有幫助。

標(biāo)簽： 合成孔徑雷達(dá) 書籍英文

上傳時間： 2013-07-27

上傳用戶：hn891122
用MicrosoftSpeechSDK實(shí)現(xiàn)語音識別和語音合成

·用MicrosoftSpeechSDK實(shí)現(xiàn)語音識別和語音合成

標(biāo)簽： MicrosoftSpeechSDK 語音識別語音合成

上傳時間： 2013-05-28

上傳用戶：qazxsw
用DSP實(shí)現(xiàn)的一個簡單的語音識別系統(tǒng)

·詳細(xì)說明：用DSP實(shí)現(xiàn)的一個簡單的語音識別系統(tǒng),只要實(shí)現(xiàn)單個詞的識別即可,采樣率8k,幀長30ms,幀移10ms,系統(tǒng)采樣后分幀--端點(diǎn)檢測,將檢測到的原始語音信號保存下來,基本上一個字在30幀左右,然后提取每幀的LPC參數(shù)--將LPC參數(shù)轉(zhuǎn)換為LPC倒譜系數(shù),然后利用DTW方法和模板比較.

標(biāo)簽： DSP 語音識別系統(tǒng)

上傳時間： 2013-07-01

上傳用戶：
LED數(shù)碼管字型生成器

LED數(shù)碼管字型發(fā)生器，用了就知道，很好的。

標(biāo)簽： LED 數(shù)碼管字型生成器

上傳時間： 2013-04-24

上傳用戶：leesuper
用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器

用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

標(biāo)簽： VHDL FPGA FIR 語言

上傳時間： 2013-08-07

上傳用戶：ukuk
數(shù)字頻率合成 (DDS) 技術(shù)的基本原理

摘要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發(fā)生器的設(shè)計(jì)方案，同時給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率可調(diào)。\r\n關(guān)鍵詞：直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；FPGA；三相正弦信號

標(biāo)簽： DDS 數(shù)字頻率合成

上傳時間： 2013-08-14

上傳用戶：kernor
FPGA實(shí)現(xiàn)頻率合成的技術(shù)，含軟硬件設(shè)計(jì)

盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個世紀(jì)的發(fā)展史，但直到今天，人們對\\r\\n它的研究仍然在繼續(xù)。現(xiàn)在，我們可以開發(fā)出輸出頻率高達(dá)IG的DDS系統(tǒng)，\\r\\n武漢理工大學(xué)碩士學(xué)位論文\\r\\n已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，\\r\\n已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展己進(jìn)入數(shù)字時代，模擬信號\\r\\n數(shù)字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領(lǐng)域的應(yīng)用越來越廣泛。本次設(shè)計(jì)完成了軟件仿真和硬件實(shí)現(xiàn)，對設(shè)計(jì)原

標(biāo)簽： FPGA 頻率合成軟硬件設(shè)計(jì)

上傳時間： 2013-08-21

上傳用戶：asdkin

<input id="y84kk"></input>

<pre id="y84kk"></pre>