欧美人体视频xxxxx,日韩欧美精品电影,亚洲va久久

數位電視

基于選擇進位32位加法器的硬件電路實現

為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。

標簽： 進位加法器硬件電路實現

上傳時間： 2013-12-19

上傳用戶：jshailingzzh
8位加法器和減法器設計實習報告

8位加法器和減法器設計實習報告

標簽： 8位加法器減法器實習報告

上傳時間： 2013-10-22

上傳用戶：sjyy1001
十六位模數轉換器AD7705+及其應用

十六位模數轉換器AD7705+及其應用

標簽： 7705 AD 十六位模數轉換器

上傳時間： 2013-10-12

上傳用戶：refent
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
IC封裝製程簡介(IC封裝制程簡介)

半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

標簽： 封裝 IC封裝制程

上傳時間： 2014-01-20

上傳用戶：蒼山觀海
新型有源鉗位正激軟開關變換器的研究

針對模塊電源的發展趨勢和有源鉗位電路的工作原理，研究了一種采用磁放大技術和固定伏特秒控制技術的有源鉗位正激軟開關電路，并對該電路的工作過程進行了詳細的理論分析。在此基礎上，設計了一款25 W的電源樣機。經過測試，驗證了該理論分析的正確性，在整個負載范圍內完全實現了主開關管和鉗位開關管的軟開關變換，軟開關實現的條件不依賴于變壓器的參數。在采用肖特基二極管整流的情況下，滿載輸出的轉換效率在89%以上。

標簽： 有源鉗位變換器正軟開關

上傳時間： 2013-11-04

上傳用戶：2218870695
準確的電源排序可防止系統受損

諸如電信設備、存儲模塊、光學繫統、網絡設備、服務器和基站等許多復雜繫統都采用了 FPGA 和其他需要多個電壓軌的數字 IC，這些電壓軌必須以一個特定的順序進行啟動和停機操作，否則 IC 就會遭到損壞。

標簽： 電源排序防止

上傳時間： 2014-12-24

上傳用戶：packlj
10A高性能負載點DCDC微型模塊

電路板裝配、PCB 布局和數字 IC 集成的進步造就了新一代的高密度安裝、高性能繫統。

標簽： DCDC 10A 性能微型模塊

上傳時間： 2013-10-17

上傳用戶：RQB123
采用一個節省空間的三路輸出穩壓器來驅動大型TFT-LCD顯示器

大型 TFT-LCD 的功率需求量之大似乎永遠得不到滿足。電源必須滿足晶體管數目不斷增加和顯示器分辨率日益攀升的要求，並且還不能占用太大的板級空間。

標簽： TFT-LCD 輸出穩壓器大型顯示器

上傳時間： 2014-12-24

上傳用戶：watch100
32位實時MCU電源管理解決方案

C2000™ MCU 系列采用了 32 位架構、先進的外圍電路和模擬集成，可在多種應用中實現完美的性能和實時控制。獨特且功能齊全的外圍電路包括一個無以倫比的單片 12.5-MSPS ADC、高分辨率 PWM、增強型捕獲單元等等。根據對系統的限制，如最低的待機電流、成本要求或最小的解決方案尺寸需求，TI 提供最佳的產品為使用 C2000 MCU 的系統提供支持。

標簽： MCU 電源管理方案

上傳時間： 2013-10-27

上傳用戶：yepeng139