本文介紹了埋弧焊的特點、發展過程、國內外的研究現狀；分析了軟開關逆變式主回路的優點、模擬電路控制系統和數字化控制系統的優缺點，指出數字化控制是逆變埋弧焊機控制的發展方向；對埋弧焊接工作原理和埋弧焊機控制系統進行分析，介紹了交流方波埋弧焊的優點；論述了變動送絲電弧控制系統的原理及影響因素，并且分析了變動送絲情況下焊接電弧的穩定性，為逆變式交流方波埋弧焊系統的設計提供了理論依據。 在分析傳統交流方波埋弧焊主回路的基礎上設計了主回路結構，對主回路中一次、二次逆變回路的軟開關工作方式進行分析并做了簡單仿真。IGBT是逆變電源的核心部件，文中論述了IGBT功率器件的選型和各種保護措施以保證系統的可靠工作。焊機工作發熱量很大，本文介紹了整機和關鍵器件的熱設計。 數字化控制方式是逆變埋弧焊機控制的發展方向，本文采用“MCU+DSP”的控制結構，對埋弧焊的整個焊接過程進行精確控制。文中詳細介紹了主控制板的設計思路和電源、電流與電壓反饋、控制芯片最小系統、通信與保護工作電路。焊機的工作中，各種干擾不可避免，對各種可能干擾分析的基礎上在硬件電路設計和PCB板的制作中采取了相應的抗干擾措施。軟件設計是焊接穩定進行的關鍵因素，文中介紹了控制系統中關鍵步驟的軟件設計思路和流程并在軟件的實現中采用抗干擾措施。 最后，對采用本控制系統的埋弧焊機進行初步實驗，結果表明本文所設計的埋弧焊機控制系統能夠滿足逆變埋弧自動焊的要求，具有電路簡單，控制精度高，抗干擾能力強、操作方便、工作穩定可靠等優點，提高了焊機的綜合性能及自動化程度。 本課題所設計的逆變式交流方波埋弧焊電源具有良好的輸出特性和控制性能，可滿足埋弧自動焊和手工焊的要求。采用交流方波的焊接波形、對焊接整個過程進行實時軟件控制，電弧穩定，焊接效果好。 關鍵詞：埋弧焊；交流方波；逆變；軟開關
上傳時間： 2013-06-08
上傳用戶：mingaili888
隨著電力電子技術的發展，各類電力電子裝置應運而生，這些產品在出廠前需要根據不同的需要進行相應的測試和校驗。傳統的負載測試存在著能耗大、靈活性差等諸多缺點，已經越來越不能滿足各種測試場合的要求，特別是一些要求用動態變化的負載、非線性負載、具有負阻特性的負載以及有源負載等測試場合。因此針對這一問題，本文利用電力電子技術結合計算機技術、控制技術等設計了一種通用的交流電子負載模擬裝置，以滿足各種測試場合的要求。 @@ 交流電子負載是一種可以模擬真實負載的電力電子裝置，它不但可以模擬傳統的線性負載，也可以模擬各種非線性負載、有源負載等其他形式的負載。目前國內外對電子負載的研究還不成熟，有些是使交流電源按照一定的功率放電，但是輸出電流卻與真實負載測試下的電流有較大的差別；而有些雖然能夠準確控制電源的放電電流取得和真實負載一樣的效果，但試驗電能完全被消耗掉，造成很大的浪費。本文研究的新型交流電子負載克服了以上電子負載方案的缺點，可以滿足各種試驗場合的測試需求，能夠在很大程度上減少能量浪費，豐富試驗樣式且節約試驗成本。 @@ 本文分析了能饋式交流電子負載的模擬原理，確定了采用中間直流環節的交-直-交主電路結構，其一端接待測交流電源，另一端接低壓交流電網。前級負載模擬環節和后級能量回饋環節均采用可四象限運行的電壓型PWM（Pulse Width Modulation）變換器。負載模擬環節直接與待測電源連接，采用電流滯環瞬時值比較方式，使電源輸出的實際電流信號準確、快速的跟蹤其指令電流信號值，使得電子負載對待測電源呈現設定的負載形式，完成電子負載的模擬功能；能量回饋環節與電網連接，通過控制輸出電流與電網電壓同頻、同相位，實現試驗電能的單位功率因數回饋電網的目的，變換器的控制采用常規的雙閉環控制方式，電流內環控制實際電流跟蹤指令值的變化，電壓外環通過控制輸出電流的大小使直流側母線電壓穩定為設定指令值。 @@ 電子負載系統在負載模擬部分通過人機接口設定具體負載形式和負載屬性，為了更加準確快速的得到電流指令信號值，文中采用更加直接的數值計算方 法，由數字信號處理器實時計算出該給定負載模式下的指令電流值。使用交流小信號分析法得到了系統的頻域方塊圖，并對主電路元件參數以及調節器進行了優化設計。針對大功率開關管開關頻率存在的限制，本文提出了幾種提高電流跟蹤精度的改進方法，取得了良好的效果。整個系統在PSIM平臺上進行了不同工作模式下的仿真，仿真結果表明方案切實可行。最后依據仿真方案設計基于TMS320F2812的控制系統和功率電路，使用PROTEL軟件進行了原理圖的繪制。@@關鍵詞：電子負載；能量回饋；電壓型變換器；滯環PWM電流控制；雙閉環；PWM整流器
上傳時間： 2013-05-26
上傳用戶：saharawalker
不間斷電源(UPS)是一種能提供優質電源并保證電源供應連續的電力電子裝置。它的應用范圍廣泛，在很多領域，UPS已經成了標準配置。采用數字信號處理器(DSP)實現UPS的數字化控制是當前許多UPS設計者關注的問題。DSP在UPS中的應用主要集中在兩個方面：一是將各種先進的控制方法用于逆變實時數字控制；二是利用DSP實現更準確更迅速的鎖相環控制。 本文分析了當前逆變控制的各種方案，針對逆變的擾動及諧波周期出現的特點，采用了重復控制來提高逆變輸出的穩態特性。因為重復控制具有一個周期延遲控制的特點，本文也采用了PID控制來改善逆變控制的動態性能。本文分析了目前重復控制的常用方案，在建立UPS逆變濾波電路數學模型的基礎上設計了新的重復控制和PID控制結合的方案。對重復控制與PID復合控制方案在MATLAB中作了仿真。仿真試驗證明了控制方案的有效性。 在硬件方面，設計了在線式UPS系統中DSP的接口電路，其中包括DSP供電電路，蓄電池電壓過低檢測電路，市電及輸出電壓過零檢測等電路。對DSP的資源進行了分配，充分利用了DSP的外設多和速度快的特點。 在軟件方面，設計了各部分的程序，其中包括主程序，軟件鎖相及正弦參考信號生成程序，輸出有效值控制程序以及各種相關的中斷及保護程序。 本文結合實際，搭建了實驗線路，給出了實驗線路的原理及各部分的實驗電路。該實驗電路可對逆變控制過程和鎖相環節進行控制實驗。 本文將PID控制與重復控制相結合，對逆變器輸出進行控制，驗證了重復控制與PID復合控制的有效性。本文還對UPS的DSP數字化控制作了研究，這些都對UPS技術的進步有積極的作用。
上傳時間： 2013-05-17
上傳用戶：t1213121
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成，鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉換電路，一般由ROM實現；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號，同時用該數字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA，整個系統由VHDL語言編程，開發軟件為MAX+PLUSⅡ。經過實際測試，該系統在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
上傳時間： 2013-06-14
上傳用戶：ljt101007
1. 數碼管顯示原理 數碼的顯示方式一般有三種： 第一種是字型重疊式； 第二種是分段式； 第三種是點陣式。 目前以分段式應用最為普遍，主要器件是七段發光二極管（LED）顯示器。它可分為兩種， 一是共陽極顯示器（發光二極管的陽極都接在一個公共點上） ，另一是共陰極顯示器（發光 二極管的陽極都接在一個公共點上，使用時公共點接地） 。 EXCD-1 開發板使用的數碼管為四位共陰極數碼管， 每一位的共陰極 7 段數碼管由 7個 發光 LED 組成，呈“ ”字狀，7 個發光 LED 的陰極連接在一起，陽極分別連接至 FPGA 相應引腳。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 為四位 7 段數碼管的位選擇 端。當其值為“1”時，相應的 7 段數碼管被選通。當輸入到 7 段數碼管 SEG_A~ SEG_G和 EG_DP 管腳的數據為高電平時，該管腳對應的段變亮，當輸入到 7 段數碼管 SEG_A~ EG_G和 SEG_DP 管腳的數據為低電平時，該管腳對應的段變滅。
上傳時間： 2013-05-23
上傳用戶：66666
隨著煤礦高產高效技術的推廣和應用，井下長距離、大運量、大功率下運帶式輸送機的應用越來越普遍。其中，解決好傾角較大（大于6°）的下運帶式輸送機的運行制動和安全制動問題對保障全礦安全、高效生產具有重要意義。 本文在對國內外現有下運帶式輸送機制動系統的現狀分析基礎上，針對煤礦生產的特殊性，提出了基于ARM的嵌入式計算機控制液壓調速軟制動系統方案，所用元件可靠性和防爆性好，系統簡單，動態制動性能好；結合成熟的工業PID控制經驗和智能控制理論，并依據制動控制方案，設計了一種模糊自適應PID控制器用于控制電液比例調速閥的開口大小，其PID參數Kp、Ki和Kd可根據系統狀態進行在線調整，結構簡單、魯棒性強，在系統結構參數發生改變時也可獲得較好的控制效果；在基于S3C44BOX的最小ARM系統基礎上，設計了系統控制信號的輸入、輸出方式及其電路；分析了實時操作系統μC/OS-ⅡBootLoader的設計及其在S3C44BOX上的移植過程；制動系統應用軟件采用多任務機制，狀態檢測與控制任務并行運行，數據采集采用定時中斷的方式；系統可擴展性、可移植性好，控制算法容易實現多樣性且開發簡單、維護方便。 該液壓調速軟制動系統可用于大型下運帶式輸送機的正常工作制動、緊急停車和斷電防止飛車事故發生的安全制動，對輸送機的輔助啟動也起重要作用。制動力矩依據輸送機載荷大小和輸送機制動減速時速度的變化進行自動調整，制動曲線可調，輸送機減速時不產生較大沖擊、安全平穩，并按照規定的減速度大小減速停車。
上傳時間： 2013-07-09
上傳用戶：幾何公差
闡述了一種基于反射式光電傳感器的直流電機測速及控制系統K該系統可適用于無法采用旋轉編碼器和測速電機進行直流電機測速與控制的場合L 文中采用斯密特觸發器、異或門、D 觸發器以及可逆計數器設計了可用于脈沖
上傳時間： 2013-05-17
上傳用戶：busterman
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字通信領域。 本論文是利用FPGA完成一個DDS系統。DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加(一般由ROM實現)；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。 本文根據設計指標，進行了DDS系統分析和設計，包括DDS系統框圖的設計，相位控制字和頻率控字的設計，以及軟件和硬件設計，重點在于利用FPGA改進設計，包括控制系統(頻率控制器和初始相位控制器)，尋址系統(相位累加器和數據存儲器)，以及轉換系統(D/A轉換器和濾波器)的設計。介紹了利用現場可編程邏輯門陣列(FPGA)實現數控振蕩器(DNO，即DDS)的原理、電路結構，重點介紹了DDS技術在FPGA中的實現方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數字頻率合成的VHDL源程序。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
