60年代初，國際上首次將B超診斷儀應(yīng)用于臨床診斷，40多年來B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號處理及計算機技術(shù)的發(fā)展，目前國際上先進水平的超聲診斷設(shè)備幾乎每一個環(huán)節(jié)都包含著數(shù)字信號處理的內(nèi)容，研制全數(shù)字化的超聲診斷設(shè)備已成為發(fā)展趨勢。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點，可用數(shù)字硬件電路來實現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實時處理。 @@ 本文從超聲診斷原理入手，在對超聲診斷系統(tǒng)中的幾個關(guān)鍵技術(shù)進行分析的基礎(chǔ)上，重點研究開發(fā)超聲診斷系統(tǒng)中數(shù)字信號處理部分的兩個核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺中采用Verilog HDL語言進行編程并仿真驗證，分別實現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標變換兩個模塊的功能。另外，采用Verilog HDL語言對應(yīng)用于圖像顯示模塊的SPI接口進行了編程設(shè)計，編譯下載至FPGA中，最終實現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號處理解決方案，具有高速度、高精度、高集成度、便攜的特點，為全數(shù)字化便攜超聲診斷設(shè)備的研制打下了基礎(chǔ)。 @@關(guān)鍵詞：超聲診斷系統(tǒng)；FPGA；數(shù)字FIR濾波器；CORDIC算法；SPI總線
標簽： FPGA 全數(shù)字 超聲診斷系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：hxy200501
隨著消費類電子產(chǎn)業(yè)的蓬勃發(fā)展，越來越多的嵌入式電子產(chǎn)品走進了千家萬戶。電腦的形態(tài)也不再局限于以前的PC機，各式各樣的嵌入式系統(tǒng)出現(xiàn)在了眾多的行業(yè)和應(yīng)用中，其中ARM和Linux結(jié)合的產(chǎn)品在市場上最受青睞。ARM由于其低功耗、高性能、小體積、低成本受到了越來越廣泛的重視，成為眾多公司產(chǎn)品開發(fā)的主流硬件。而Linux則因其開放的源代碼，可裁剪的內(nèi)核，便利的開發(fā)環(huán)境，各硬件平臺的通用性，逐漸成為嵌入式開發(fā)的主流操作系統(tǒng)。本課題的嵌入式MP3設(shè)計就是基于ARM和linux平臺的。 @@ 本課題實現(xiàn)了一個完整的嵌入式系統(tǒng)，選用zq2410開發(fā)板為目標平臺，linux作為目標操作系統(tǒng)，在這樣的軟硬件環(huán)境下研究實現(xiàn)MP3播放器。 @@ 文章首先綜述了嵌入式系統(tǒng)開發(fā)方法，介紹了ARM處理器及其特點，Linux操作系統(tǒng)，嵌入式系統(tǒng)的開發(fā)模式以及如何搭建交叉開發(fā)環(huán)境，然后介紹了所選硬件平臺zq2410目標板的各種資源，在系統(tǒng)軟件開發(fā)中，介紹Uboot、Linux的裁剪和移植，根文件系統(tǒng)的制作以及核心驅(qū)動程序的開發(fā)，應(yīng)用程序開發(fā)中，介紹了MP3的原理，移植Madplay MP3播放器，最后成功對Madplay播放器實現(xiàn)了綜合控制。 @@關(guān)鍵詞：嵌入式；ARM； Linux；驅(qū)動程序；MP3；
上傳時間： 2013-05-26
上傳用戶：lo25643
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明，通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復(fù)制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關(guān)鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
近幾年來，OFDM(Orthogonal Frequency Division Multiplexing)技術(shù)引起了人們的廣泛注意，根據(jù)這項新技術(shù)，很多相關(guān)協(xié)議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統(tǒng)，IEEE標準在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標準。 本文主要對IEEE802.16d OFDM系統(tǒng)物理層進行研究，并在XILINX公司的Virtexpro II芯片上實現(xiàn)了基帶算法。 首先討論了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現(xiàn)的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結(jié)合計算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計算法最適合802.16d系統(tǒng)的結(jié)論。 其次，完成了基帶發(fā)射機和接收機的FPGA硬件電路實現(xiàn)。為了使系統(tǒng)的時鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計中采用編寫Verilog程序和使用IP核相結(jié)合的辦法，實現(xiàn)了新的聯(lián)合同步算法，并且通過簡化結(jié)構(gòu)，避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設(shè)計、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計算結(jié)果相對比。結(jié)果表明，采用16位數(shù)據(jù)總線可達到理想的精度。 最后，采用串口通信的方式對基帶系統(tǒng)進行了驗證。通過串口通信從功能上表明該系統(tǒng)確實可行。 關(guān)鍵詞：IEEE802. 16d； OFDM； 同步；信道估計；基帶系統(tǒng)
上傳時間： 2013-07-31
上傳用戶：1757122702
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對與快速增長的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計算復(fù)雜度為代價的，H．264標準的計算復(fù)雜度約為H．263的3倍，所以在實際應(yīng)用中必須對其算法進行優(yōu)化以減低其計算復(fù)雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關(guān)鍵技術(shù)分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經(jīng)典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結(jié)構(gòu)的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結(jié)構(gòu)進行了功能子模塊劃分；然后對每個子模塊進行設(shè)計和仿真和對整個運動估計模塊進行聯(lián)合仿真驗證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測；運動估計；塊匹配
上傳時間： 2013-04-24
上傳用戶：zttztt2005
圖像是人類智能活動重要的信息來源之一，是人類相互交流和認識世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對圖像處理技術(shù)的需求與日劇增，同時VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應(yīng)用提供了廣闊的平臺。圖像處理技術(shù)是圖像識別和分析的基礎(chǔ)，所以圖像處理技術(shù)對整個圖像工程來說就非常重要，對圖像處理技術(shù)的實現(xiàn)的研究也就具有重要的理論意義與實用價值，包括對傳統(tǒng)算法的改進和硬件實現(xiàn)的研究。仿生算法的興起為圖像處理問題的解決提供了一條十分有效的新途徑；FPGA技術(shù)的發(fā)展為圖像處理的硬件實現(xiàn)提供了有效的平臺。 @@ 本文在詳細介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上，將其應(yīng)用于圖像增強和圖像分割的圖像處理問題之中，并將其用FPGA技術(shù)實現(xiàn)。論文中采用遺傳算法自適應(yīng)的確定非線性變換函數(shù)的參數(shù)對圖像進行增強，在采用FPGA來實現(xiàn)的過程中先對系統(tǒng)進行模塊劃分，主要分為初始化模塊、選擇模塊、適應(yīng)度模塊、控制模塊等，然后利用VHDL語言描述各個功能模塊，為了提高設(shè)計效率，利用IP核進行存儲器設(shè)計，利用DSP Builder進行數(shù)學運算處理。時序控制是整個系統(tǒng)設(shè)計的核心，為盡量避免毛刺現(xiàn)象，各模塊的時序控制都是采用單進程的Moore狀態(tài)機實現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問題轉(zhuǎn)換為求圖像的最大熵問題，采用蟻群算法對改進的最大熵確定的適應(yīng)度函數(shù)進行優(yōu)化，并對基于FPGA和蟻群算法實現(xiàn)圖像分割的各個模塊設(shè)計進行了詳細介紹。 @@ 對實驗結(jié)果進行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實現(xiàn)遺傳算法和蟻群算法的整個設(shè)計過程中由于充分發(fā)揮了FPGA的并行計算能力及流水線技術(shù)的應(yīng)用，大大提高算法的運行速度。 @@關(guān)鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA
標簽： FPGA 數(shù)字圖像處理
上傳時間： 2013-06-03
上傳用戶：小火車啦啦啦
隨著科學技術(shù)的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規(guī)范，以其使用方便、易于擴展、速度快等優(yōu)點而被廣泛地應(yīng)用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場可編程門陣列最大的特點是結(jié)構(gòu)靈活，開發(fā)周期較短，適合于實時信號處理，已被廣泛應(yīng)用于通信、數(shù)據(jù)采集、圖像處理等諸多領(lǐng)域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點，設(shè)計了一種基于USB2.0技術(shù)和FPGA技術(shù)相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對數(shù)據(jù)采集基本理論及系統(tǒng)相關(guān)技術(shù)進行了簡單地介紹。 @@ 其次，對以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進行了硬件設(shè)計和分析，并在此設(shè)計的基礎(chǔ)上給出相應(yīng)的原理圖、PCB。硬件設(shè)計主要包括FPGA與ADC和FX2之間的接口電路設(shè)計以及硬件邏輯設(shè)計。 @@ 再次，根據(jù)系統(tǒng)需求，對系統(tǒng)軟件部分進行了設(shè)計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統(tǒng)下利用GPD編寫USB設(shè)備驅(qū)動程序；三是充分了解FX2的主要功能特點，并編寫出應(yīng)用程序。 @@ 最后，對系統(tǒng)的軟硬件進行了調(diào)試，給出了調(diào)試結(jié)果和分析，對出現(xiàn)的問題給出了解決方案。結(jié)果表明，系統(tǒng)符合設(shè)計要求。 @@關(guān)鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
軟件無線電（Software Defined Radio）是無線通信系統(tǒng)收發(fā)信機的發(fā)展方向，它使得通信系統(tǒng)的設(shè)計者可以將主要精力集中到收發(fā)機的數(shù)字處理上，而不必過多關(guān)注電路實現(xiàn)。在進行數(shù)字處理時，常用的方案包括現(xiàn)場可編程門陣列（FPGA）、數(shù)字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無線電技術(shù)，研究并實現(xiàn)基于FPGA的數(shù)字收發(fā)信機。 @@ 本論文主要研究了發(fā)射機和接收機的結(jié)構(gòu)和相關(guān)的硬件實現(xiàn)問題。首先，從理論上對發(fā)射機和接收機結(jié)構(gòu)進行研究，找到收發(fā)信機設(shè)計中關(guān)鍵問題。其次，在理論上有深刻認識的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎(chǔ)上，設(shè)計了一種新的同步方法和相應(yīng)的接收機結(jié)構(gòu)，并以硬件電路將其實現(xiàn)。最后，針對所設(shè)計的硬件系統(tǒng)，本文還進行了充分的硬件系統(tǒng)測試。硬件測試的各項數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計方案是可行的，基本實現(xiàn)了數(shù)字中頻收發(fā)機系統(tǒng)的設(shè)計要求。 @@ 本文中發(fā)射機系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺，接收機系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過編寫Verilog HDL代碼和調(diào)用Altera IP core加以實現(xiàn)。在將設(shè)計方案落實到硬件電路實現(xiàn)之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結(jié)果無誤后，可下載至硬件平臺進行調(diào)試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機；FPGA；載波同步；符號同步
上傳時間： 2013-04-24
上傳用戶：diaorunze
隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設(shè)接口的主流技術(shù)，在計算機外圍設(shè)備和消費類電子領(lǐng)域正獲得越來越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設(shè)備控制器模塊進行優(yōu)化設(shè)計，增加多個靈活的配置選項，根據(jù)不同的應(yīng)用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設(shè)計的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設(shè)計了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設(shè)計的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
本文完成了對MIPS-CPU的指令集確定，流水線與架構(gòu)設(shè)計，代碼編寫，并且在x86計算機上搭建了稱為gccmips_elf的仿真系統(tǒng)，完成了對MIPS-CPU硬件系統(tǒng)的模擬仿真，最終完成FPGA芯片的下載與實現(xiàn)。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個MIPS-CPU的架構(gòu)設(shè)計與5級流水線級數(shù)的確定。制定了整個CPU的主控制模塊的狀態(tài)轉(zhuǎn)移圖；根據(jù)MIPS-CPU的指令集的模式，完成了對不同模式下的指令的分析，給出了相應(yīng)的取指，譯碼，產(chǎn)生新的程序存儲器尋址地址，執(zhí)行，數(shù)據(jù)存儲器與寄存器文件回寫的控制信號，完成取指令模塊，譯碼模塊，執(zhí)行模塊，數(shù)據(jù)回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設(shè)計。 @@ 重點分析了由于流水線設(shè)計而引入的競爭與冒險，分析了在不同流水線階段可能存在的競爭與冒險，對引起競爭與冒險的原因進行了確定，并通過增加一些電路邏輯來避免競爭與冒險的發(fā)生，完成了競爭與冒險檢測電路模塊以及數(shù)據(jù)回寫前饋電路模塊的代碼編寫，從而解決了競爭與冒險的問題，使設(shè)計的5級流水線得以暢順實現(xiàn)。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺的搭建，該仿真器用來對應(yīng)用程序進行編譯，鏈接與執(zhí)行，生成相應(yīng)匯編語言程序以及向量文件(16進制機器碼)；并且同時產(chǎn)生相關(guān)的Modelsim仿真，及Quartus II下載驗證的文件。本設(shè)計利用該仿真系統(tǒng)來評估設(shè)計的MIPS-CPU的硬件系統(tǒng)，模擬仿真結(jié)果證明本文設(shè)計的MIPS-CPU可以實現(xiàn)正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設(shè)計的同行提供了有益的參考。 @@ 最終將設(shè)計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證，對設(shè)計的MIPS-CPU的資源使用，關(guān)鍵路徑上的時序，布線情況進行了分析，最終完成各個指標的檢查，并且借助Quartus II軟件內(nèi)嵌的Signal Tap軟件進行軟硬件聯(lián)合調(diào)試，結(jié)果表明設(shè)計的MIPS-CPU功能正常，滿足約束，指標正確。 @@關(guān)鍵詞 MIPS；流水線；競爭與冒險；仿真器；FPGA
上傳時間： 2013-07-31
上傳用戶：gjzeus
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
