如何設(shè)計和制造最佳的或最優(yōu)的濾波器。 最佳濾波器是指能夠根據(jù)某一最佳準則進行濾波的濾波器。 維納濾波器 最小均方誤差準則 （濾波器的輸出信號與需要信號之差的均方值最小） 最大輸出信噪比準則最佳濾波器 最小二乘準則最佳濾波器 統(tǒng)計檢測準則最佳濾波器 在一定條件下，這些最佳濾波器與維納濾波器是等價的。
上傳時間： 2016-05-20
上傳用戶：TRIFCT
服務(wù)端(發(fā)送方)和客戶端(接收方)定好數(shù)據(jù)庫結(jié)構(gòu)及內(nèi)容格式后，由服務(wù)端將數(shù)據(jù)庫生成指定XML格式文件后， 通過Socket發(fā)給客戶端。客戶端接收成功后，用收到的XML庫格式文件，生成數(shù)據(jù)庫。
標簽： 服務(wù)端 發(fā)送 接收 數(shù)據(jù)庫
上傳時間： 2013-12-16
上傳用戶：haoxiyizhong
三軸伺服馬達控制程式利用軟體DDA方式讀回目前位置然後以取樣時間計算出下一點位置取誤差後利用DA將命令電壓送出做三軸控制
上傳時間： 2017-04-02
上傳用戶：firstbyte
方腔驅(qū)動流的差分數(shù)值計算，大阪大學(xué)教學(xué)程序。
上傳時間： 2014-06-12
上傳用戶：偷心的海盜
網(wǎng)口單端轉(zhuǎn)差分板H1102 DS26C31 DS26C32 PROTEL 99SE 原理圖+PCB+封裝庫文件，Protel 99se 設(shè)計，包括原理圖及PCB印制板圖，可以用Protel或 Altium Designer(AD)軟件打開或修改，都已經(jīng)制板在實際項目中使用，可作為你產(chǎn)品設(shè)計的參考。
標簽： 網(wǎng)口 protel 原理圖 pcb 封裝
上傳時間： 2022-05-12
上傳用戶：wangshoupeng199
數(shù)字技術(shù)、電力電子技術(shù)以及控制論的進步推動弧焊電源從模擬階段發(fā)展到數(shù)字階段。數(shù)字化逆變弧焊電源不僅可靠性高、控制精度高而且容易大規(guī)模集成、方便升級，成為焊機的發(fā)展方向，推動了焊接產(chǎn)業(yè)的巨大發(fā)展。針對傳統(tǒng)的埋弧焊電源存在的體積大、控制電路復(fù)雜、可靠性差等問題，本文提出了雙逆變結(jié)構(gòu)的焊機主電路實現(xiàn)方法和基于“MCU+DSP”的數(shù)字化埋弧焊控制系統(tǒng)的設(shè)計方案。 本文詳細介紹了埋弧焊的特點和應(yīng)用，從主電源、控制系統(tǒng)兩個方面闡述了數(shù)字化逆變電源的發(fā)展歷程，對數(shù)字化交流方波埋弧焊的國內(nèi)外研究現(xiàn)狀進行了深入探討，設(shè)計了雙逆變結(jié)構(gòu)的數(shù)字化焊接系統(tǒng)，實現(xiàn)了穩(wěn)定的交流方波輸出。 根據(jù)埋弧焊的電弧特點和交流方波的輸出特性，本文采用雙逆變結(jié)構(gòu)設(shè)計焊機主電路，一次逆變電路選用改進的相移諧振軟開關(guān)，二次逆變電路選用半橋拓撲形式，并研究了兩次逆變過程的原理和控制方式，進行了相關(guān)參數(shù)計算。根據(jù)主電路電路的設(shè)計要求，電流型PWM控制芯片UC3846用于一次逆變電路的控制并抑制變壓器偏磁，選擇集成驅(qū)動芯片EXB841作為二次逆變電路的驅(qū)動。 本課題基于“MCU+DSP”的雙機主控系統(tǒng)來實現(xiàn)焊接電源的控制。其中主控板單片機ATmega64L主要負責(zé)送絲機和行走小車的速度反饋及閉環(huán)PI運算、電機PWM斬波控制以及過壓、過流、過熱等保護電路的控制。DSP芯片MC56F8323則主要負責(zé)焊接電流、焊接電壓的反饋和閉環(huán)PI運算以及控制焊接時序，以確保良好的電源外特性輸出。外部控制箱通過按鍵、旋轉(zhuǎn)編碼器進行焊接參數(shù)和焊接狀態(tài)的給定，預(yù)置和顯示各種焊接參數(shù)，快速檢測焊機狀態(tài)并加以保護。 主控板芯片之間通過SPI通訊，外部控制箱和主控板之間則通過RS—485協(xié)議交換數(shù)據(jù)。通過軟件設(shè)計，實現(xiàn)焊接參數(shù)的PI調(diào)節(jié)，精確控制了焊接過程，并進行了抗干擾設(shè)計，解決了影響數(shù)字化埋弧焊電源穩(wěn)定運行的電磁兼容問題。 系統(tǒng)分析了交流方波參數(shù)的變化對焊接效果的影響，通過對焊接電流、焊接電壓的波形分析，證明了本課題設(shè)計的埋弧焊電源能夠精確控制引弧、焊接、 收弧等焊接時序，并可以有效抑制功率開關(guān)器件的過流和變壓器的偏磁問題，取得了良好的焊接效果。 最后，對數(shù)字化交流方波埋弧焊的控制系統(tǒng)和焊接試驗進行了總結(jié)，分析了系統(tǒng)存在的問題和不足，并指出了新的研究方向。 關(guān)鍵詞：埋弧焊；交流方波；數(shù)字化；逆變；軟開關(guān)技術(shù)
上傳時間： 2013-04-24
上傳用戶：kjgkadjg
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標準的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設(shè)計。最后根據(jù)設(shè)計方案制作基于FPGA的電路板。 設(shè)計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設(shè)計，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
單端雙極輸入信號的推薦電路如圖 1 所示。Vs+ 是放大器的電源；負電源輸入接地。VIN 為輸入信號源，其表現(xiàn)為一個在接地電位（±0 V）附近擺動的接地參考信號，從而形成一個雙極信號。RG 和 RF 為放大器的主增益設(shè)置電阻。VOUT+和 VOUT- 為 ADC 的差動輸出信號。它們的相位差為 180o，并且電平轉(zhuǎn)換為VOCM。
上傳時間： 2013-10-31
上傳用戶：15527161163
誤區(qū)一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C理認識還不夠深入。雖然差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區(qū)別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的回流通路。
上傳時間： 2014-12-22
上傳用戶：tiantian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
