近年來，以電池作為電源的微電子產(chǎn)品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設(shè)計技術(shù)正成為微電子行業(yè)研究的熱點(diǎn)之一。 在模擬集成電路中，運(yùn)算放大器是最基本的電路，所以設(shè)計低電壓、低功耗的運(yùn)算放大器非常必要。在實(shí)現(xiàn)低電壓、低功耗設(shè)計的過程中，必須考慮電路的主要性能指標(biāo)。由于電源電壓的降低會影響電路的性能，所以只實(shí)現(xiàn)低壓、低功耗的目標(biāo)而不實(shí)現(xiàn)優(yōu)良的性能(如高速)是不大妥當(dāng)?shù)摹?論文對國內(nèi)外的低電壓、低功耗模擬電路的設(shè)計方法做了廣泛的調(diào)查研究，分析了這些方法的工作原理和各自的優(yōu)缺點(diǎn)，在吸收這些成果的基礎(chǔ)上設(shè)計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運(yùn)算放大器。在設(shè)計輸入級時，選擇了兩級直接共源一共柵輸入級結(jié)構(gòu)；為穩(wěn)定運(yùn)放輸出共模電壓，設(shè)計了共模負(fù)反饋電路，并進(jìn)行了共模回路補(bǔ)償；在偏置電路設(shè)計中，電流鏡負(fù)載并不采用傳統(tǒng)的標(biāo)準(zhǔn)共源-共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu)；為了提高效率，在設(shè)計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達(dá)到了軌對軌；并采用帶有調(diào)零電阻的密勒補(bǔ)償技術(shù)對運(yùn)放進(jìn)行頻率補(bǔ)償。 采用標(biāo)準(zhǔn)的上華科技CSMC 0.6μpm CMOS工藝參數(shù)，對整個運(yùn)放電路進(jìn)行了設(shè)計，并通過了HSPICE軟件進(jìn)行了仿真。結(jié)果表明，當(dāng)接有5 pF負(fù)載電容和20 kΩ負(fù)載電阻時，所設(shè)計的CMOS運(yùn)放的靜態(tài)功耗只有9.6 mW，時延為16.8ns，開環(huán)增益、單位增益帶寬和相位裕度分別達(dá)到82.78 dB，52.8 MHz和76°，而所設(shè)計的BiCMOS運(yùn)放的靜態(tài)功耗達(dá)到10.2 mW，時延為12.7 ns，開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項(xiàng)技術(shù)指標(biāo)都達(dá)到了設(shè)計要求。
標(biāo)簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
工業(yè)生產(chǎn)過程中，時滯對象普遍存在，同時也是較難控制的，尤其是大時滯對象的控制一直都是一個難題。而很多溫度控制系統(tǒng)都是屬于大時滯系統(tǒng)，常見的智能溫度控制器雖然在溫度控制的實(shí)際應(yīng)用中表現(xiàn)了比較理想的控制效果，但它仍然屬于將參數(shù)整定與系統(tǒng)控制分開處理的離線整定方法，如果工況發(fā)生變化就必須重新調(diào)整參數(shù)。針對這一問題，為了實(shí)現(xiàn)時滯系統(tǒng)參數(shù)自整定的控制，本文將神經(jīng)網(wǎng)路控制、模糊控制和PID控制結(jié)合起來，設(shè)計了基于神經(jīng)網(wǎng)路的模糊自適應(yīng)PID控制器。 首先，本論文分析了時滯系統(tǒng)的特點(diǎn)，討論了幾種時滯系統(tǒng)較為成熟的常規(guī)控制算法：微分先行控制算法、史密斯預(yù)估控制算法、大林控制算法，并深入研究了它們的控制性能；并且通過仿真對這三種控制方法在溫控系統(tǒng)中的控制性能進(jìn)行了比較。 其次，在分析PID參數(shù)自整定傳統(tǒng)方法的基礎(chǔ)上，設(shè)計了一種改進(jìn)方法，并設(shè)計了相應(yīng)的控制器。該控制器綜合了模糊控制、神經(jīng)網(wǎng)絡(luò)控制和PID控制各自的長處，既具備了模糊控制簡單有效的控制作用以及較強(qiáng)的邏輯推理功能，也具備了神經(jīng)網(wǎng)絡(luò)的自適應(yīng)、自學(xué)習(xí)的能力，同時也具備了傳統(tǒng)PID控制的廣泛適應(yīng)性。該方法不需要離線整定參數(shù)，實(shí)現(xiàn)了在線自整定參數(shù)。仿真實(shí)驗(yàn)表明了該控制器對模型和環(huán)境都具有較好的適應(yīng)能力和較強(qiáng)的魯棒性。 最后將基于神經(jīng)網(wǎng)路的模糊自適應(yīng)PID控制器應(yīng)用于貝加萊PID溫控裝置，能夠出色地實(shí)現(xiàn)參數(shù)的在線自整定。理論分析、系統(tǒng)仿真、實(shí)驗(yàn)結(jié)果都證實(shí)了這種控制策略能有效地減少系統(tǒng)超調(diào)量，并減少了調(diào)節(jié)時間，提高了系統(tǒng)的實(shí)時性和控制精度。
標(biāo)簽： 時滯系統(tǒng) 參數(shù) 自整定控制
上傳時間： 2013-07-05
上傳用戶：xinyuzhiqiwuwu
高壓直流電源廣泛應(yīng)用于醫(yī)用X射線機(jī)，工業(yè)靜電除塵器等設(shè)備。傳統(tǒng)的工頻高壓直流電源體積大、重量重、變換效率低、動態(tài)性能差，這些缺點(diǎn)限制了它的進(jìn)一步應(yīng)用。而高頻高壓直流電源克服了前者的缺點(diǎn)，已成為高壓大功率電源的發(fā)展趨勢。本文對應(yīng)用在高輸出電壓大功率場合的開關(guān)電源進(jìn)行研究，對主電路拓?fù)洹⒖刂撇呗浴⒐に嚱Y(jié)構(gòu)等方面做出詳細(xì)討論，提出實(shí)現(xiàn)方案。 高壓變壓器由于匝比很大，呈現(xiàn)出較大的寄生參數(shù)，如漏感和分布電容，若直接應(yīng)用在PWM變換器中，漏感的存在會產(chǎn)生較高的電壓尖峰，損壞功率器件，分布電容的存在會使變換器有較大的環(huán)流，降低了變換器的效率。本文選用具有電容型濾波器的LCC諧振變換器為主電路拓?fù)洌梢岳酶邏鹤儔浩髦新└泻头植茧娙葑鳛橹C振元件，減少了元件的數(shù)量，從而減小了變換器的體積。 LCC諧振變換器采用變頻控制策略，可以工作在電感電流連續(xù)模式(CCM)和電感電流斷續(xù)模式(DCM)，本文對這兩種工作模式進(jìn)行詳細(xì)討論。針對CCM下的LCC諧振變換器，本文分析其工作原理，用基波近似法推導(dǎo)出變換器的穩(wěn)態(tài)模型，給出一種詳盡的設(shè)計方法，可以保證所有開關(guān)管在全負(fù)載范圍內(nèi)實(shí)現(xiàn)零電壓開關(guān)，減小電流應(yīng)力和開關(guān)頻率的變化范圍，并進(jìn)行仿真驗(yàn)證。基于該變換器，研制出輸出電壓為41kV，功率為23kW的高頻高壓電源，實(shí)驗(yàn)結(jié)果驗(yàn)證了分析與設(shè)計的正確性。 針對DCM下的LCC諧振變換器，本文分析其工作原理，該變換器可以實(shí)現(xiàn)零電流開關(guān)，有效地減小IGBT拖尾電流造成的關(guān)斷損耗。論文通過電路狀態(tài)方程推導(dǎo)出變換器的電壓傳輸比特性，在此基礎(chǔ)上對主電路參數(shù)進(jìn)行設(shè)計，并進(jìn)行仿真驗(yàn)證。基于該變換器，研制出輸出電壓為66kV，功率為72kW的高頻高壓電源，實(shí)驗(yàn)結(jié)果表明了方案的可行性。
上傳時間： 2013-04-24
上傳用戶：edrtbme
變頻電源具有低損耗和高效率等顯著優(yōu)點(diǎn)，其性能的優(yōu)劣直接關(guān)系到整個系統(tǒng)的安全性和可靠性指標(biāo)，隨著工業(yè)上變頻電源的廣泛應(yīng)用，對其性能參數(shù)的檢測也越來越重要，因此對變頻電源設(shè)備輸出電參數(shù)進(jìn)行測量方面的研究具有重要的意義。 論文綜述了國內(nèi)外各種交流變頻電參數(shù)測量系統(tǒng)的研究現(xiàn)狀和應(yīng)用技術(shù)，根據(jù)變頻設(shè)備的工作機(jī)理和輸出特性，提出了系統(tǒng)的總體設(shè)計方案。由于變頻設(shè)備的輸出范圍廣且變化快，并且國內(nèi)大部分參數(shù)測量設(shè)備都是針對工頻進(jìn)行設(shè)計的，基于此本文采用高速的數(shù)字處理器和改進(jìn)的算法來進(jìn)行控制實(shí)現(xiàn)。 論文首先給出了各電參數(shù)測量的國際標(biāo)準(zhǔn)和理論基礎(chǔ)，重點(diǎn)分析了如何通過希爾波特變換來實(shí)現(xiàn)頻率的測量。為了濾除不需要的高次諧波并精確的測量頻率，建立了FIR濾波器模型，通過MATLAB編程進(jìn)行了數(shù)字仿真，驗(yàn)證了算法的正確性；利用周期法進(jìn)行了其它電參數(shù)的測量實(shí)現(xiàn)，并在Labview 中進(jìn)行了仿真，作為輔助分析軟件具有快速直觀的特點(diǎn)并有很大的通用性。 在理論分析和仿真的基礎(chǔ)上，論文設(shè)計了基于TMS320F2812 DSP的控制系統(tǒng)，并結(jié)合原理圖介紹了各模塊運(yùn)行原理；重點(diǎn)分析了如何利用CPLD來實(shí)現(xiàn)時序控制的功能，并給出了VHDL設(shè)計的程序和仿真結(jié)果。最后進(jìn)行軟件程序上的設(shè)計，對各部分進(jìn)行了程序分析和設(shè)計，各模塊結(jié)構(gòu)相互關(guān)聯(lián)，具有很好的擴(kuò)展性和移植性。
上傳時間： 2013-04-24
上傳用戶：1054154823
本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實(shí)現(xiàn)嵌入式WEB服務(wù)器，此服務(wù)器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet，這樣就能夠利用Internet實(shí)現(xiàn)對各種嵌入式設(shè)備的低成本遠(yuǎn)程訪問和資源共享。 本研究實(shí)現(xiàn)的嵌入式WEB服務(wù)器以STC89C51系列單片機(jī)為核心，用其串口作為與嵌入式設(shè)備的接口，用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口，并通過軟件實(shí)現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換，通過以太網(wǎng)實(shí)現(xiàn)嵌入式設(shè)備與遠(yuǎn)程計算機(jī)之間的雙向數(shù)據(jù)通信，給出了硬件設(shè)計和軟件實(shí)現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動。軟件部分研究實(shí)現(xiàn)了TCP/IP的各層協(xié)議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實(shí)際中得以應(yīng)用，如對于蓄電池電壓的遠(yuǎn)程檢測等。 研究結(jié)果表明，利用嵌入式WEB服務(wù)器將嵌入式設(shè)備連入Internet網(wǎng)絡(luò)是切實(shí)可行的。經(jīng)實(shí)驗(yàn)測試整個系統(tǒng)占用資源少，成本較低、移植性較好，能夠完成常用的相關(guān)網(wǎng)絡(luò)通訊功能，網(wǎng)絡(luò)數(shù)據(jù)傳輸可靠性較好。
上傳時間： 2013-04-24
上傳用戶：liucf
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點(diǎn)以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進(jìn)行描述設(shè)計編碼器接口電路。最終的設(shè)計在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗(yàn)證了整個設(shè)計的各項(xiàng)功能，達(dá)到了設(shè)計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時隙，實(shí)現(xiàn)業(yè)務(wù)的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時隙數(shù)增加而增加，對整個頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準(zhǔn)確性，保證對前端控制器的開關(guān)控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時間： 2013-07-20
上傳用戶：rishian
語音編碼技術(shù)始終是語音研究的熱點(diǎn)。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實(shí)體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復(fù)雜度以便于實(shí)時實(shí)現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時延等優(yōu)點(diǎn)，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對G729A語音編碼中的線性預(yù)測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對語音信號處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開發(fā)平臺上進(jìn)行FPGA設(shè)計的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進(jìn)行了詳細(xì)的分析。第四，針對系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn)，設(shè)計并實(shí)現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對LP分析系統(tǒng)進(jìn)行了驗(yàn)證，證明了方案的可行性。
上傳時間： 2013-06-20
上傳用戶：pwcsoft
普通GPS接收機(jī)在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內(nèi)環(huán)境的情況下，由于衛(wèi)星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號，導(dǎo)致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應(yīng)用前景，特別是在交通事故、火災(zāi)和地震等極端環(huán)境下，快速準(zhǔn)確定位當(dāng)事者所處位置對于降低事態(tài)損失和營救受傷者是極為重要的。歐美和日本等發(fā)達(dá)國家也都制定了相應(yīng)的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機(jī)定位的關(guān)鍵在于GPS微弱信號的處理。 本課題的主要研究內(nèi)容是針對GPS微弱信號改進(jìn)處理方法。針對傳統(tǒng)GPS接收機(jī)信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實(shí)現(xiàn)快速高靈敏度的準(zhǔn)確捕獲；針對捕獲微弱信號處理大量數(shù)據(jù)導(dǎo)致的運(yùn)算量激增，運(yùn)用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運(yùn)算量同時縮短捕獲時間。針對傳統(tǒng)GPS接收機(jī)延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號跟蹤丟失概率，來提高惡劣環(huán)境下低信噪比信號的跟蹤能力，實(shí)現(xiàn)微弱信號的連續(xù)可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進(jìn)而使GPS接收機(jī)在惡劣環(huán)境下衛(wèi)星信號微弱時能夠?qū)崿F(xiàn)較好的定位與導(dǎo)航。 通過擬合GPS接收機(jī)實(shí)際接收到的原始數(shù)據(jù)，構(gòu)造出不同載噪比的數(shù)字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進(jìn)行仿真比較驗(yàn)證，結(jié)果表明，對接收機(jī)后端信號處理部分作出的算法改進(jìn)使得GPS接收機(jī)可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數(shù)據(jù)處理特征使用FPGA技術(shù)對算法主要的數(shù)據(jù)處理部分進(jìn)行了初步的構(gòu)架實(shí)現(xiàn)并進(jìn)行了板級驗(yàn)證，結(jié)果表明，利用FPGA技術(shù)可以較好的實(shí)現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結(jié)論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進(jìn)而實(shí)現(xiàn)微弱信號環(huán)境下的定位與導(dǎo)航。
標(biāo)簽： FPGA GPS 信號實(shí)時處理
上傳時間： 2013-05-31
上傳用戶：cccole0605
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
