蜜臀久久久久久久,国产精品婷婷,欧美日韩一区在线

時器

RS編譯碼器的設計與FPGA實現

Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器，證明了該方案的可行性。

標簽： FPGA RS編譯碼

上傳時間： 2013-06-11

上傳用戶：奇奇奔奔
RS（255，223）譯碼器的FPGA實現及其性能測試

　　本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現了流水線處理的RS(255,223)譯碼器。　　本課題實現的RS(255,223)硬件譯碼器的性能在國內具有領先水平，對我國以后航天項目高速數據傳輸系統的設計有著很大的意義。　

標簽： FPGA 255 223 譯碼器

上傳時間： 2013-06-29

上傳用戶：gokk
全并行Viterbi譯碼器的FPGA實現

　　本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。　　首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法，對這些算法的硬件結構設計進行優化并利用FPGA實現，而后在QuartusⅡ平臺上對各模塊的實現進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統上的誤碼率測試性能結果。　　測試結果表明，系統的誤碼率達到了工程標準的要求，從而驗證了譯碼器設計的可靠性，同時所設計的基于FPGA實現的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。

標簽： Viterbi FPGA 并行譯碼器

上傳時間： 2013-07-30

上傳用戶：13913148949
傳輸流復用器的FPGA建模與實現

數字電視近年來飛速發展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中，研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現，以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景，概述了數字電視前端系統的組成結構與關鍵技術，以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構，并且從理論上闡述了復用器設計的關鍵技術：PSI重組和PCR調整。接著詳細說明了如何運用創新思路，采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案，并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結，并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案，將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計，而且實現了穩定，高速，低成本，可擴展性強的復用器系統。

標簽： FPGA 傳輸流復用器建模

上傳時間： 2013-06-02

上傳用戶：gtzj
圖象壓縮系統中熵編解碼器的FPGA設計及實現

隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的huffman解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。

標簽： FPGA 圖象壓縮熵

上傳時間： 2013-05-19

上傳用戶：吳之波123
基于FPGA的逆變器控制芯片研究

逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數模混合電路過渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。

標簽： FPGA 逆變器控制芯片

上傳時間： 2013-05-28

上傳用戶：ice_qi
基于FPGA實現高速專用數字下變頻器

本論文首先描述了數字下變頻基本理論和結構,對完成各級數字信號處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關鍵算法做了適當介紹;然后根據這些算法提出了基于FPGA實現的結構并進一步給出了性能分析;并且從數字下變頻的系統層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優化系統結構以獲得模塊間的性能均衡和系統性能的最優化;最后給出了FPGA實現的數字下變頻器在測試中產生的波形和頻譜,作了測試結果分析.

標簽： FPGA 數字下變頻

上傳時間： 2013-05-25

上傳用戶：01010101
數字相關器解調系統設計與FPGA實現

數字相關器是無線數字接收機的重要組成部分,它主要用于對中頻數字化后的信號進行解調和同步,從而恢復出原始的基帶數據.本文的重點是如何高效的實現無線通信接收系統中數字中頻部分,主要研究如何對MSK信號進行正確、有效、實時的解調,其內容包括1.MSK信號簡介及分析,研究其特征,以便有效的對其解調.2.對解調技術中涉及的重點模塊,比如NCO、CORDIC算法等做了理論上的介紹與分析.3.MSK信號的數字解調技術,比較了各種解調技術,主要是正交解調和差分解調,分析了它們的優勢和劣勢,并進行了仿真驗證.4.在FPGA中實現了數字中頻系統的各個關鍵模塊.5.最終的解調模塊在實際的PCB基板上調試通過,并應用在實際產品中.

標簽： FPGA 數字相關器解調系統設計

上傳時間： 2013-06-21

上傳用戶：1222
MIMO-GMC系統中Turbo譯碼器的設計及FPGA實現

Turbo碼是一類并行級聯的系統卷積碼，它是在綜合級聯碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎上的一種創新。Turbo碼的基本原理是通過對編碼器結構的巧妙設計，多個子碼通過交織器隔離進行并行級聯編碼輸出，增大了碼距。譯碼器則以類似內燃機引擎廢氣反復利用的機理進行迭代譯碼以反復利用有效信息流，從而獲得卓越的糾錯能力。計算機仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優越，而且具有很強的抗衰落、抗干擾能力，當交織長度足夠長時，其糾錯性能接近香農極限。 FPGA(FieldProgrammableGateArray)，即現場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。FPGA技術具有大規模、高集成度、高可靠性、設計周期短、投資小、靈活性強等優點，逐步成為復雜數字硬件電路設計的理想選擇。本論文以東南大學移動通信實驗室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統的迭代接收機中所采用的外信息保留和聯合檢測譯碼迭代的特點，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設計。整個譯碼器模塊的設計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實現。

標簽： MIMO-GMC Turbo FPGA

上傳時間： 2013-04-24

上傳用戶：shanml
采用帶有收發器的全系列40-nm FPGA和ASIC實現創新設計

本文介紹帶有收發器的全系列40-nmFPGA和ASIC，發揮前沿技術優勢，在前一代創新基礎上，解決下一代系統難題。

標簽： FPGA ASIC 40 nm

上傳時間： 2013-07-26

上傳用戶：84425894