ADC0808的數字電壓表C語言-仿真實例
上傳時間： 2013-04-24
上傳用戶：ljt101007
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時的系統性能-MATLAB simulation PSK communication error analysis
上傳時間： 2013-04-24
上傳用戶：924484786
三相異步電動機的Matlab仿真，在Simulink中搭建了異步電動機模型
上傳時間： 2013-08-03
上傳用戶：壞天使kk
本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-05-28
上傳用戶：huyiming139
隨著通信技術和計算機技術的發展，多媒體的應用與服務越來越廣泛，視頻壓縮編碼技術也隨之成為非常重要的研究領域。運動估計是視頻壓縮編碼中的一項關鍵技術。由于視頻編碼系統的復雜性主要取決于運動估計算法，因此如何找到一種可靠、快速、性能優良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔的運算量最大、控制最為復雜，由于對視頻編碼的實時性要求，因此運動估計模塊一般都采用硬件來設計。 本文的目的是在FPGA芯片上設計實現一種更優的易于硬件實現的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術指標，介紹了運動估計技術在MPEG-4中的應用，然后在對典型的運動估計算法進行分析比較的基礎上討論了一種性能和硬件實現難易度綜合指數較高的二步搜索算法。本文對已有的用于全搜索算法實現的VLSI結構進行了改進，設計了符合二步搜索算法要求的FPGA實現結構，并在對其理論分析之后，對實現該算法的運動估計模塊進行了功能模塊的劃分，并運用VerilogHDL硬件描述語言、ISE及Modelsim開發工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設計、實現與時序仿真。最后，對整個運動估計模塊進行了仿真測試，給出了其在FPGA上搭建實現后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結果可知本文設計的各功能模塊工作正常，并且能夠協同工作，整個運動估計模塊能夠正確的實現二步搜索運動估計算法，并輸出正確的運動估計結果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設計的二步搜索運動估計算法的FPGA實現結構具備先進性和實時可實現性。
上傳時間： 2013-05-27
上傳用戶：wpt
proteus仿真交通燈 十字路口交通燈 并設有定時時間
上傳時間： 2013-07-17
上傳用戶：tuilp1a
SEED-XDS560PLUS仿真器驅動
上傳時間： 2013-06-16
上傳用戶：tyler
高性能濾波器是現代信號處理的一種基本電路，傳統的設計思想和方法運算量大，存在優化復雜的缺點。本文采用Pspice 的仿真優化工具對二階低通濾波器基于通帶寬度的目標進行了優化和仿真，結果表明優化目標和仿
上傳時間： 2013-06-25
上傳用戶：1134473521
軟件無線電是無線通信領域繼固定到移動、模擬到數字之后的第三次革命，是目前乃至未來的無線電領域的技術發展方向，它在提高系統靈活性上有無可比擬的優勢，是實現未來無線通信系統的有效手段。擴頻通信具有卓越的抗干擾和保密性能。擴頻通信相對于傳統的窄帶通信，在頻譜利用率上也有明顯的優勢，是未來無線通信系統中的關鍵技術，直接序列擴頻則是其中在民用領域使用最多的一種擴頻技術。FPGA在分布式計算、并行處理、流水線結構上有獨特的優勢，自然成為設計擴頻軟件無線電系統的首選技術之一。 首先介紹了軟件無線電的理論基礎，并分析了它的硬件結構和技術關鍵。軟件無線電的關鍵思路在于構建一個通用的強大的硬件平臺，這也正是本課題的主要工作之一。而后，重點介紹了直序擴頻的理論基礎。對于發射機，其中最關鍵的是尋找一種相關特性卓越的偽隨機序列，本課題主要對m序列、OVSF碼和Gold碼進行了深入研究。最后，詳述了基于DDFS的數字調制技術和FPGA技術。 基于以上理論基礎研究，根據軟件無線電硬件結構，開發了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴展口和SDRAM，考慮到通用性，設計中加入了足以開發出接收機的兩路40Mbps的高速ADC。FPGA的代碼開發也是核心內容，本課題編寫了大量相應的代碼，包括加擴模塊（含偽隨機序列發生器）、基于DDFS的數字調制模塊以及串口通信模塊、LCD驅動模塊，SDRAM Controller、ADC驅動模塊，并編寫了相應的測試代碼。整個系統測試通過。關于硬件平臺設計和代碼開發，在本文第三章和第四章詳細介紹。 總體說來，本課題基于現有的理論發展，在充分理解相關理論的前提下，將主要經歷集中于具體應用的研究與開發，并取得了一定的成果。
上傳時間： 2013-06-27
上傳用戶：xauthu
軟件開發環境：ISE 7.1i 硬件開發環境：紅色颶風II代－Xilinx版 1. 本實例用于控制開發板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數據，然后再將數據讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發版上面驗證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調試下載文件。
上傳時間： 2013-04-24
上傳用戶：ZJX5201314
