国产一区二区三区影视,国产精品露出视频,国产成人免费视频网站高清观看视频

智能搬運機器人

基于IEEE1451.1的網絡化智能傳感器設計

IEEE 1451 是一種從傳感器或執行器到微處理器及網絡之間的硬件和軟件接口標準。本文根據1451.1 標準，研制面向Internet的網絡化智能機器人手爪傳感器系統，并給出硬件設計框圖和軟件流程。

標簽： 1451.1 IEEE 網絡化智能傳感器設計

上傳時間： 2013-08-03

上傳用戶：lgd57115700
現場總線控制系統智能測控模板的設計與實現

在基于工業以太網和現場總線技術的集散控制系統中，對智能測控模板— 熱電偶(TC)信號輸人模板進行了設計與研究。首先對該現場總線控制系統的結構與功能進行介紹和分析，然后給出了熱電偶信號輸人模板的設計與具

標簽： 現場總線控制系統智能測控模板

上傳時間： 2013-04-24

上傳用戶：13188549192
基于RS一485總線的智能家居系統

近年來智能家居系統飛速發展，但是大多數功能欠完善，同時成本高昂。針對這種情況，介紹了基于RS一485總線網絡，以嵌人式系統作為主設備，傳感器接人模塊作為從設備的智能家居子網系統并給出了總體結構圖和硬件

標簽： 485 總線智能家居系統

上傳時間： 2013-06-09

上傳用戶：阿四AIR
基于單片機交通燈智能控制系統研究

介紹了一種基于單片機借助CAN 總線技術設計的分布式區域交通信號燈智能控制系統。系統采用AT89C51 作為核心控制器，紅外接收器接收來自發射器的紅外信號，經解調后輸入單片機進行處理，單片機與

標簽： 單片機交通燈智能控制系統研究

上傳時間： 2013-04-24

上傳用戶：ZJX5201314
基于ARM的斷路器智能控制器的研究

智能控制器是智能斷路器的核心，不僅具有普通脫扣器的各種保護功能，而且還具有實時參數顯示、故障記憶和查詢、自診斷等多項功能。在回顧和總結了智能斷路器的發展歷程后，討論了當前智能斷路器的發展趨勢，提出了基于ARM的斷路器智能控制器的研究。本論文介紹了斷路器智能控制器的設計原理，同時重點闡述了斷路器智能控制器的各項參數測量及保護原理和算法，并進行了具體的硬件和軟件模塊的設計，旨在實現斷路器的智能保護。本文涉及的斷路器智能控制器，在硬件上以PHILIPS公司的ARM芯片LPC2294為核心處理器，主要進行數據的實時采集處理和斷路器的故障保護。硬件設計采用了標準化模塊設計方法，硬件電路盡可能選擇標準化、模塊化結構的典型電路，以便擴展。其中，液晶選用的是SMG240128A，鍵盤芯片選用的是ZLG7290。軟件的編制采用模塊化編程方法，每一個模塊相對獨立，完成特定功能，便于維護添加新功能。編程工具為ARM公司提供的ADS1.2。為了保證智能控制器各種保護功能的可靠實現，論文中對智能控制器的干擾源進行了分析，從硬件和軟件兩個方面采取了多項設計措施，提高了智能控制器的穩定性和可靠性。實踐證明，論文中構建的斷路器智能控制器結構簡單，易于實現，可以滿足系統需要，因此具有較高的實用價值。

標簽： ARM 斷路器智能控制器

上傳時間： 2013-06-10

上傳用戶：yy307115118
基于ARM的智能家居網絡視頻監控系統研究

隨著現代科學技術的發展和人民生活水平的提高，人們對住宅的安全性提出了更高的要求。由于視頻監控具有直觀、方便、信息內容豐富等的特點，而被廣發的應用各種安防系統中。現有的家居監控系統智能化程度低，無法更好的適應家居安防系統的要求，因此研究并開發出適合人們需要的智能化家居視頻監控系統具有重要的意義。本課題針對現有家居視頻監控系統的問題，選用SAMSLING公司基于ARM9核的S3C2410芯片作為CPU，擴展了USB攝像頭、Internet芯片、紅外傳感器模塊、液晶屏、鍵盤等外圍設備，設計出一種基于ARM的智能家居網絡視頻監控系統。該系統的功能主要包括：攝像頭采集圖像并在LCD上進行顯示；在戶外PC上可以通過網絡查看ARM端家中情況，圖像經過壓縮后進行傳輸；截取圖像進行人臉檢測；當檢測到人臉時，GPRS發送短信通知主人有入侵情況發生；檢測到人臉的圖像壓縮后進行存儲。本文介紹了系統各個硬件型號的選取，硬件的性能參數，硬件引腳和寄存器參數，設計了各個硬件之間的接口電路。系統的軟件部分采用嵌入式Linux作為操作系統，在目標板上移植了引導程序、Linux裁剪后的系統和文件系統，在此基礎上實現了攝像頭圖像采集和LCD上的顯示、基于膚色和模板匹配的人臉檢測算法、基于DCT變換的有損圖像壓縮算法、GPRS短信發送、圖像網絡傳輸等軟件功能。試驗結果表明，本系統能夠較好的實現預期的功能，具有較好的穩定性和應用前景。

標簽： ARM 智能家居網絡視頻監控系統研究

上傳時間： 2013-04-24

上傳用戶：四只眼
基于ARMLinux的小區智能監控系統設計

隨著經濟與科技的發展，人們對住宅小區提出了智能化的要求：一方面住戶要求能夠遠程監視家庭環境和控制家電設備；另一方面，小區管理人員要求實現對小區事務的統一管理。計算機、通信和ARM嵌入式技術為小區的智能化提供了有力的技術支持。本文來源于實驗室與日本NTT公司合作的智能家居項目，提出一種基于ARM-Linux平臺的小區智能監控系統的實現方案。系統包括小區網關、家庭中繼器和家庭傳感器/開關設備三部分。家庭中繼器通過RS485總線連接家庭內部各種傳感器和開關設備組成家庭內部通信網，中繼器可以在家庭內部網中集中采集傳感器數據和控制家電開關設備。小區網關通過Ethernet連接各家庭中繼器組成小區局域網，它可以統一管理所有家庭中繼器和家庭設備。用戶可以通過Internet訪問小區網關的Web服務器來查看家庭內部傳感器信息或發送操作指令來遠程控制家電開關設備，小區管理人員也可以通過小區網關的服務器發布小區管理信息。從而，實現家庭監控和小區管理的智能化。本文主要工作包括：家庭中繼器的硬件設計、系統軟件移植和應用軟件設計；小區網關的軟件設計；家庭內通信網與小區局域網的組網以及在通信網絡中采用的通信協議的設計。通過對實驗室原型系統的實驗與測試，證明小區智能監控系統能夠良好運行。

標簽： ARMLinux 小區智能監控系統設計

上傳時間： 2013-07-27

上傳用戶：zxc23456789
小詞匯量非特定人孤立詞語音識別的FPGA實現

語音識別技術是信息技術領域的重要發展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領域中一個具有廣泛應用背景的分支,在家電遙控、智能玩具、人機交互等領域有著重要的應用價值.語音識別芯片從20世紀90年代開始出現,目前的語音識別芯片都是以DSP為核心集成的語音識別系統,算法主要通過軟件實現,為了提高速度和降低成本,下一代語音識別芯片將設計成軟硬件協同實現,本文的目的是使用全硬件方法實現語音識別算法,為軟硬件協同實現的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統的硬件設計.(2)對于硬件中難于實現而且占用較多資源的乘法器、求對數、求平方根以及快速傅立葉變換等關鍵模塊,本文都根據電路的具體特點,給出了巧妙的實現方案,完成了算法需要的功能.(3)設計中使用了模塊復用和流水線技術.(4)根據設計結果,給出了各個模塊占用的硬件資源和運行速度.實驗結果表明,本文所設計的硬件系統能夠正常工作,在速度和面積方面都達到了設計要求.

標簽： FPGA 詞匯語音識別

上傳時間： 2013-06-12

上傳用戶：01010101
基于ARM的嵌入式智能儀表研究

傳感器是測控系統的重要組成部分，但有些傳感器，如增量式或絕對式旋轉編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價格昂貴，功能單一且功能無法擴展。為此，本課題以設計一種通用性強，功能擴展方便的測量儀表為目的，將計算機技術與嵌入式微處理器技術用于測量儀表當中，設計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎上，提出了基于ARM的嵌入式智能儀表設計方案。搭建了儀表的硬件平臺。 2.軟件設計實現了μC/OS-Ⅱ嵌入式系統在ARM7微控制器上的移植。在此基礎上，對嵌入式系統進行了一定的擴展，編寫了LCD驅動程序，調用了串口通信，A/D轉換等模塊的API函數，建立了多任務環境，使儀表兼具PWM脈寬調制功能、數據采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉編碼器實驗、轉矩轉速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構建，降低了軟件設計的復雜度，提高了系統的實時性和靈活性，縮短了開發周期。經過實驗驗證，該儀表能夠準確測定頻率信號、模擬信號及數字信號。

標簽： ARM 嵌入式智能儀表

上傳時間： 2013-04-24

上傳用戶：1234567890qqq
新型并行Turbo編譯碼器的FPGA實現

可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數和最大迭代次數均為4時，可支持8.2Mbps的編譯碼數掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC／PHY和PCI接口，很好地滿足了通信系統需求。系統測試結果表明，本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統和基于NIOSII處理器和uC／0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。

標簽： Turbo FPGA 并行編譯碼器

上傳時間： 2013-04-24

上傳用戶：ziyu_job1234

<dl id="eei24"></dl>

<input id="eei24"></input>