乘法器功能 直接實現兩個數字信號的相乘～
標簽： 乘法器 數字信號
上傳時間： 2017-06-06
上傳用戶：bruce5996
這是一個用vhdl硬件描述語言實現的乘法器而不是多路選擇器
標簽： vhdl 硬件描述語言 乘法器 多路
上傳時間： 2013-12-31
上傳用戶：songyue1991
VHDL實現的8位乘法器，所有仿真全部通過
標簽： VHDL 8位 乘法器
上傳時間： 2013-12-04
上傳用戶：wkchong
一個基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼
標簽： VerilogHDL booth 語言 算法
上傳時間： 2014-01-18
上傳用戶：從此走出陰霾
實現了三種乘法器，可以進行性能比較，比較有較之
標簽： 乘法器
上傳時間： 2017-06-25
上傳用戶：hn891122
Galois域乘法器的Verilog源碼 廣泛用于信道編碼、計算機代數及橢圓曲線加密等
標簽： Verilog Galois 乘法器 源碼
上傳時間： 2017-06-28
上傳用戶：15071087253
DA算法中的使用的查找表模塊，本程序先設計查找表，然后設計4*4DA算法模塊，之后進行位擴展和字擴展得到32階濾波器程序.附帶4各表，和FIR濾波器序數
標簽： 算法 查找表 模塊
上傳時間： 2017-07-03
上傳用戶：417313137
VHDL 乘法器 源代碼，很好的VHDL 入門學習例程序
標簽： VHDL 乘法器 源代碼
上傳時間： 2017-07-04
上傳用戶：1159797854
用vhdl語言實現4位乘法器，已被測試過，可參考使用
標簽： vhdl 語言 乘法器
上傳時間： 2017-07-09
上傳用戶：洛木卓
基于verilog的booth算法的乘法器
標簽： verilog booth 算法 乘法器
上傳時間： 2017-07-15
上傳用戶：
蟲蟲下載站版權所有 京ICP備2021023401號-1
