32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf
標(biāo)簽： 性能 乘法器 浮點(diǎn)
上傳時(shí)間： 2016-12-08
上傳用戶：hjshhyy
復(fù)乘法器的FPGA實(shí)現(xiàn)， 希望對(duì)初學(xué)者有幫助
標(biāo)簽： FPGA 乘法器
上傳時(shí)間： 2016-12-09
上傳用戶：Pzj
verilog 寫(xiě)的兩種方式的乘法器 不錯(cuò)!
標(biāo)簽： verilog 方式 乘法器
上傳時(shí)間： 2016-12-12
上傳用戶：一諾88
8位加法樹(shù)乘法器,實(shí)現(xiàn)兩個(gè)8位二進(jìn)制數(shù)相乘，采用verilog hdl
標(biāo)簽： 8位 加法 乘法器 二進(jìn)制數(shù)
上傳時(shí)間： 2016-12-19
上傳用戶：lhc9102
8位乘8位的流水線乘法器，采用Verilog hdl編寫(xiě)
標(biāo)簽： 8位 流水線 乘法器
上傳時(shí)間： 2014-01-26
上傳用戶：kristycreasy
這兩個(gè)分別是8位乘法器的VHDL語(yǔ)言的實(shí)現(xiàn)，并經(jīng)過(guò)個(gè)人用QUARTUS的驗(yàn)證，另外一個(gè)是奔騰處理器的設(shè)計(jì)思想
標(biāo)簽： VHDL 分 8位 乘法器
上傳時(shí)間： 2016-12-26
上傳用戶：kr770906
新型的浮點(diǎn)乘法器 用csa來(lái)實(shí)現(xiàn)可以用在浮點(diǎn)乘法器的地方
標(biāo)簽： csa 浮點(diǎn) 乘法器
上傳時(shí)間： 2016-12-27
上傳用戶：wff
用VHDL實(shí)現(xiàn)四位乘法器，不直接用乘法實(shí)現(xiàn)，一來(lái)節(jié)省資源，二來(lái)可提高速度！
標(biāo)簽： VHDL 乘法器
上傳時(shí)間： 2017-01-02
上傳用戶：athjac
橢圓曲線加密算法中的乘法器的生成，主要功能是實(shí)現(xiàn)在素域上的多項(xiàng)式模P(大素?cái)?shù)）乘的運(yùn)算。
標(biāo)簽： 橢圓曲線 加密算法 乘法器
上傳時(shí)間： 2014-06-11
上傳用戶：waizhang
Verilog hdl語(yǔ)言 常用乘法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真
標(biāo)簽： Verilog hdl 語(yǔ)言 乘法器設(shè)計(jì)
上傳用戶：lunshaomo
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
