盤式永磁電機因其較高的轉(zhuǎn)矩密度和良好的動態(tài)響應(yīng)特性，在各種驅(qū)動、伺服和控制領(lǐng)域得到了迅速的推廣和應(yīng)用。本文針對盤式永磁同步電動機的設(shè)計展開研究，所做工作主要包括以下幾個部分： 首先，從電機的主要尺寸方程入手將盤式永磁電機和徑向永磁電機的轉(zhuǎn)矩密度進行了比較，得到了兩種電機轉(zhuǎn)矩密度的變化關(guān)系。推導(dǎo)了六相盤式永磁同步電動機的電樞反應(yīng)電抗、槽漏抗等的計算公式，同時也給出了這些參數(shù)相應(yīng)的有限元計算方法，兩種計算結(jié)果基本一致。并且在對多極少齒結(jié)構(gòu)電機的漏磁系數(shù)進行研究的基礎(chǔ)上，總結(jié)了該類電機的漏磁系數(shù)的計算方法。 其次，采用了針對六相電機的22極24槽結(jié)構(gòu)，使得電機的主要尺寸減小，電機定子沖槽、電樞下線等工藝要求降低。利用有限元法和傅立葉分析求解對永磁體的形狀進行優(yōu)化，可使得永磁電機氣隙磁密波形畸變率減小，進而降低的轉(zhuǎn)矩波動。定量分析了不同定子槽口寬度對空載反電動勢波形和齒槽轉(zhuǎn)矩的影響規(guī)律。 通過對盤式永磁電機的磁場分布特點的研究，編寫了分環(huán)法盤式永磁電機電磁設(shè)計程序。通過對樣機設(shè)計值與實驗值比較，不斷對盤式永磁電動機的電磁程序進行完善和修正，目前已經(jīng)形成了一個比較實用可靠的CAD軟件。 對盤式永磁電機轉(zhuǎn)子盤體進行剛度計算，并且也對電機的定子進行了固有頻率的計算，保證了電機的可靠運行。 最后，在上述研究的基礎(chǔ)上，本文設(shè)計制造了一臺5kW的雙定子單轉(zhuǎn)子結(jié)構(gòu)的盤式永磁同步電動機樣機并做了詳細的實驗，實驗結(jié)果與理論分析基本一致。
上傳時間： 2013-07-29
上傳用戶：acon
本課題是在課題組已實現(xiàn)的高速串行通信平臺的基礎(chǔ)上，進一步引伸，設(shè)計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實現(xiàn)更完整的功能提供平臺。 本文以此為背景，基于FPGA平臺，搭建以開源的PCI軟核為核心的串行通信接口平臺，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復(fù)雜的PCI總線協(xié)議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板作為串行通信接口的硬件實驗平臺，實現(xiàn)了支持配置讀/寫交易、單數(shù)據(jù)段讀/寫、突發(fā)模式讀/寫、命令/地址譯碼功能和數(shù)據(jù)傳送錯誤檢測與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺的實現(xiàn)，首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側(cè)信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態(tài)機接收、發(fā)送數(shù)據(jù)等過程，分析了PCI軟核的數(shù)據(jù)收發(fā)功能仿真，主要包括配置讀/寫交易、單數(shù)據(jù)段模式讀/寫和突發(fā)模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅(qū)動，內(nèi)容包括驅(qū)動程序簡介、驅(qū)動程序的開發(fā)、中斷處理、驅(qū)動程序與應(yīng)用程序之間的通信以及應(yīng)用程序操作。最后，對PCI軟核的各種性能進行了比較分析。整個模塊設(shè)計緊湊，完成在實驗平臺上的數(shù)據(jù)發(fā)送。 設(shè)計選用硬件描述語言VerilogHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。之后，將FPGA設(shè)計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板中運行。 文章最后指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：sc965382896
隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設(shè)接口的主流技術(shù)，在計算機外圍設(shè)備和消費類電子領(lǐng)域正獲得越來越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設(shè)備控制器模塊進行優(yōu)化設(shè)計，增加多個靈活的配置選項，根據(jù)不同的應(yīng)用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設(shè)計的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設(shè)計了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設(shè)計的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴格驗證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計和實現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據(jù)芯片設(shè)計的主要思想，重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議，并詳細闡述了GPIB控制器的十種接口功能及其狀態(tài)機的IP核實現(xiàn)。同時，對數(shù)據(jù)通路也進行了較為細致的說明。在設(shè)計的時候采用基于模塊化設(shè)計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設(shè)計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計，并用EDA工具下載到了FPGA上。 為了更好地驗證設(shè)計思想，借助EDA工具對GPIB控制器的工作狀態(tài)進行了軟件仿真，給出仿真結(jié)果，仿真波形驗證了GPIB控制器的工作符合預(yù)想。最后，本文對基于FPGA的GPIB控制器的IP核設(shè)計過程進行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計的發(fā)展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-06-12
上傳用戶：mqien
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設(shè)計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-07-01
上傳用戶：84425894
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計DMA控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應(yīng)機制；在傳輸模塊中采用狀態(tài)機的設(shè)計思想設(shè)計多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設(shè)計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結(jié)果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩(wěn)定。
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前應(yīng)用最廣的單片機之一。 隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計越來越復(fù)雜，使用IP核是一個發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機的優(yōu)點，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計的8051IP核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認、按鍵識別等應(yīng)用。
上傳時間： 2013-06-21
上傳用戶：stampede
USB(UniversalSerialBus，通用串行總線)是當(dāng)今消費電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一，然而目前國內(nèi)的USB芯片只有極少數(shù)幾款，產(chǎn)品研究善處于起步階段，絕大部分產(chǎn)品主要由國外的IC設(shè)計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而，如果能夠自主開發(fā)設(shè)計USB芯片以替代國外同類產(chǎn)品，將會有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計一種實際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準協(xié)議包的通信處理，通過外接MCU(MultipointControlUnit，微控制器)就可以實現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優(yōu)點是結(jié)構(gòu)簡單、靈活性高、復(fù)用設(shè)計方便。 功能仿真和綜合測試結(jié)果顯示本論文所設(shè)計的接口引擎軟核符合設(shè)計要求，并且軟核的性能和市場上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于：1、從可配置性角度出發(fā)設(shè)計了低速、全速、高速三種可選模式；2、支持最多31個可配置端點；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級)代碼設(shè)計規(guī)則，同時也開發(fā)了可綜合的驗證測試代碼；4、完全由硬件實現(xiàn)USB通信功能。
上傳時間： 2013-07-18
上傳用戶：JasonC
–越來越高的效率及功率密度的要求–輸出電壓必須越來越低，輸出電流越來越高–可以支持預(yù)偏壓操作–快速的瞬態(tài)響應(yīng)
上傳時間： 2013-06-15
上傳用戶：wmwai1314
離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應(yīng)用十分廣泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標(biāo)準所采用。由于其計算量較大，軟件實現(xiàn)往往難以滿足實時處理的要求，因而在很多實際應(yīng)用中需要采用硬件設(shè)計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內(nèi)容就是針對圖像處理應(yīng)用的8×8二維DCT/IDCT處理核的硬件實現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細說明了DCT變換實現(xiàn)圖像壓縮的過程，并與其它變換比較說明了用DCT變換實現(xiàn)圖像壓縮的優(yōu)勢。接著，分析研究了DCT的各種快速算法，總結(jié)了前人對DCT快速算法及其實現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設(shè)計方案。兩種方案均利用DCT的行列分離特性，采用流水線設(shè)計技術(shù)，將二維DCT/IDCT實現(xiàn)轉(zhuǎn)化為兩個一維DCT/IDCT實現(xiàn)。在一維DCT/IDCT設(shè)計中，根據(jù)圖像處理的特點對Loeffler算法的數(shù)據(jù)流進行了優(yōu)化，通過合理安排時鐘周期數(shù)和簡化各周期內(nèi)的操作，大大縮短了關(guān)鍵路徑的執(zhí)行時間，從而提高了流水線的執(zhí)行速度。最后，對所設(shè)計的DCT/IDCT處理核進行了綜合和時序仿真。 結(jié)果表明，當(dāng)使用Altera公司的MERCURY系列FPGA器件時，本文設(shè)計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算，消耗2827個邏輯單元；方案二能夠在74M時鐘頻率下正常工作，消耗1629個邏輯單元。
上傳時間： 2013-07-14
上傳用戶：3291976780
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
