有線通信方式由于具有保密性高、抗干擾能力強在軍事通信中倍受青睞,因此,對軍用有線通信設(shè)備的研究和設(shè)計具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線程控交換機是一種小型背負式模擬空分程控用戶交換機,用于裝備全軍各兵種的作戰(zhàn)、演習和緊急搶險等行動.該項目以該交換機為研究對象,在詳細分析原設(shè)備的系統(tǒng)結(jié)構(gòu)和功能實現(xiàn)方式的基礎(chǔ)上,指出該機型在使用過程中存在技術(shù)相對陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機接口設(shè)計,本文提出基于"單片機+CPLD/FPGA體系結(jié)構(gòu)"的集成化設(shè)計方案:①在CPLD中實現(xiàn)信號音分頻和計時頻率生成電路、20路用戶LED狀態(tài)控制電路;②CPLD與單片機以總線接口方式實現(xiàn)譯碼、數(shù)據(jù)和控制信號鎖存功能的VHDL設(shè)計;③基于低功耗設(shè)計的器件選型方案和單片機待機模式設(shè)計;④人機接口的LCD菜單操作方式.該文詳細介紹了改型設(shè)備的研制過程,包括CPLD片內(nèi)功能設(shè)計實現(xiàn)、主控制板和用戶板各功能模塊工作原理和設(shè)計實現(xiàn)、各硬件模塊功能測試等,最后給出了局內(nèi)呼叫處理功能和話務(wù)員服務(wù)功能的軟件實現(xiàn)流程.文章結(jié)尾介紹了改型設(shè)備的系統(tǒng)性能,它將實現(xiàn)更高的可靠性、保密性和抗干擾能力,同時具備低功耗和小型化的優(yōu)點.最后,該文總結(jié)了項目設(shè)計中使用的關(guān)鍵技術(shù),指出了設(shè)計的創(chuàng)新意義和將來的工作.
上傳時間： 2013-04-24
上傳用戶：啊颯颯大師的
隨著信息寬帶化和高速化的發(fā)展，以前的低速PCB已完全不能滿足日益增長信息化發(fā)展的需要，而高速PCB的出現(xiàn)將對硬件人員提出更高的要求，僅僅依靠自
上傳時間： 2013-05-22
上傳用戶：julin2009
GPS技術(shù)在導(dǎo)航、定位及精確打擊等方面產(chǎn)生了重要影響，已經(jīng)廣泛地應(yīng)用在各種武器平臺上。但是，在干擾環(huán)境下也顯現(xiàn)出許多問題。由于其到達地球表面的信號極其微弱(-160dBW)，在現(xiàn)在復(fù)雜的電磁環(huán)境中容易受到干擾，尤其是C/A碼信號更易受到干擾，并且隨著導(dǎo)航戰(zhàn)的發(fā)展對GPS的抗干擾已成為爭取導(dǎo)航資源的有效措施。因此，研究干擾環(huán)境下的GPS接收機設(shè)計具有重要意義。 本文首先簡要介紹了GPS信號的結(jié)構(gòu)及構(gòu)成，通過對GPS信號特征以及接收機抗干擾能力的分析，結(jié)合干擾對接收機的作用方式及效果，確定GPS最易受的干擾類型為阻塞式干擾，然后針對這種干擾類型提出了一種有效的抗干擾技術(shù)-----自適應(yīng)調(diào)零天線技術(shù)。接下來，著重研究了GPS接收機在此抗干擾技術(shù)前提下的若干抗干擾方法，并對其進行了詳細的分析和討論。 研究過程中，通過對最佳化準則和空域自適應(yīng)濾波的理解，首先對不同天線陣列結(jié)構(gòu)進行了性能仿真和比較分析，然后在對稱圓形天線陣列的基礎(chǔ)上對空域自適應(yīng)算法進行了仿真分析，針對其自由度有限的問題接著對空時濾波方法做了詳細討論，在7元對稱圓形陣列的基礎(chǔ)上仿真說明了二者各自的優(yōu)缺點。考慮到實際的干擾環(huán)境和本課題研究的初期階段，因此選用了適合本課題干擾環(huán)境的空域濾波方法，并對其自適應(yīng)算法進行了適當?shù)母倪M，使得其抗干擾性能獲得了一定程度的改善。 最后，詳細說明了該接收機抗干擾模塊的FPGA實現(xiàn)原理。詳細給出了頂層及各子模塊的設(shè)計流程與RTL視圖，實驗結(jié)果驗證了該算法的有效性。
上傳時間： 2013-06-03
上傳用戶：xfbs821
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設(shè)計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。 該論文在研究了大量國內(nèi)外技術(shù)文獻的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細分析了該設(shè)計采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進行驗證，證明了所設(shè)計的32位RISC處理器能準確的執(zhí)行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設(shè)計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計與仿真驗證的環(huán)境。在設(shè)計方法上，該課題采用了自頂向下的設(shè)計方法。在設(shè)計過程中采用了邊設(shè)計邊驗證這種設(shè)計與驗證相結(jié)合的設(shè)計流程，大大提高了設(shè)計的可靠性。該課題在設(shè)計過程中還提出了兩個有效的設(shè)計思路：第一是在32位寄存器的設(shè)計中利用FPGA的內(nèi)部RAM資源來設(shè)計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計方法，使得設(shè)計可以根據(jù)實際的需求適當?shù)脑鰷p相應(yīng)的部件，以達到需求與性能的統(tǒng)一。這兩個方法都有效地解決了設(shè)計中出現(xiàn)的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
波前處理機是自適應(yīng)光學系統(tǒng)中實時信號處理和運算的核心，隨著自適應(yīng)光學系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展狀況，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實時性能，同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計，并分析了包括各種參數(shù)指標選擇、連接方式在內(nèi)的具體設(shè)計方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對高速電路設(shè)計中易出現(xiàn)的問題，詳細分析了高速PCB設(shè)計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計，包括了圖像采集模塊的工作原理、設(shè)計方案和SDRAM控制器的設(shè)計，介紹了SDRAM的基本操作和工作時序，重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點有：實時性、高速性。硬件設(shè)計的執(zhí)行速度，在高速DSP和FPGA中實現(xiàn)信號處理算法程序，保證了系統(tǒng)實時性的實現(xiàn)；性價比高。自行研究設(shè)計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。
標簽： DSPFPGA 圖像處理 電路板 硬件設(shè)計
上傳時間： 2013-04-24
上傳用戶：firstbyte
本文在深入研究MIL-STD-1553B總線傳輸協(xié)議以及國外協(xié)議芯片設(shè)計方法的基礎(chǔ)上，結(jié)合目前較流行的EDA技術(shù)，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協(xié)議設(shè)計實現(xiàn)，并自行設(shè)計實驗板將所做的設(shè)計進行了驗證。論文從專用芯片實現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計思想，給出基于FPGA的總線接口協(xié)議設(shè)計的總體方案，并根據(jù)功能的需求完成了模塊化設(shè)計。文章重點介紹基于FPGA的總線控制器(BC)、遠程終端(RT)、總線監(jiān)視器(MT)三種類型終端設(shè)計，詳細給出其設(shè)計邏輯框圖、引腳說明及關(guān)鍵模塊的仿真結(jié)果，最終通過工作方式選擇信號以及其它控制信號將三種終端結(jié)合起來以達到通用接口的功能。本設(shè)計使用硬件描述語言(VHDL)進行描述，在此基礎(chǔ)上使用Xilinx專用開發(fā)工具對設(shè)計進行綜合、布局布線等，最終下載到FPGA芯片XC2V2000中進行實現(xiàn)。 文章最后通過自行搭建的硬件平臺對所做的設(shè)計進行詳細的測試驗證，選擇ADSP21161作為主處理器，對。FPGA芯片進行初始化配置以及數(shù)據(jù)的輸入輸出控制，同時利用示波器觀測FPGA的輸出，完成系統(tǒng)的硬件測試。測試結(jié)果表明本文的設(shè)計方案是合理、可行的。
上傳時間： 2013-08-03
上傳用戶：kennyplds
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：1047385479
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設(shè)計，詳細介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學生在學習該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學生通過實驗環(huán)節(jié)，可以進一步融會貫通學習內(nèi)容，掌握計算機各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學生自己設(shè)計不同的實驗變?yōu)榭赡堋Ｓ嬎銠C組成原理實驗的最終目的是讓學生能夠設(shè)計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復(fù)合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設(shè)計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
本文設(shè)計和實現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機中。采用自上向下的模塊化設(shè)計方法，將DDC的功能劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設(shè)計需求。 首先闡述了軟件無線電中關(guān)鍵的數(shù)字信號處理技術(shù)，包括中頻處理中的下變頻技術(shù)、抽取技術(shù)以及帶通采樣技術(shù)。利用MATLAB的Simulink完成了對系統(tǒng)的設(shè)計與仿真，驗證了設(shè)計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關(guān)鍵模塊的設(shè)計，編譯后進行了時序仿真，最后在PCB板上實現(xiàn)了實際電路并應(yīng)用于工程項目中。
標簽： FPGA 數(shù)字下變頻
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
