<input id="wyake"></input>
諸如電信設(shè)備、存儲模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個電壓軌的數(shù)字 IC，這些電壓軌必須以一個特定的順序進(jìn)行啟動和停機(jī)操作，否則 IC 就會遭到損壞。
標(biāo)簽： 電源排序 防止
上傳時間： 2014-12-24
上傳用戶：packlj
電路板裝配、PCB 布局和數(shù)字 IC 集成的進(jìn)步造就了新一代的高密度安裝、高性能繫統(tǒng)。
標(biāo)簽： DCDC 10A 性能 微型模塊
上傳時間： 2013-10-17
上傳用戶：RQB123
具備處理外部模擬信號功能是很多電子設(shè)備的基本要求。為了將模擬信號轉(zhuǎn)換為數(shù)字信 號，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
標(biāo)簽： 45F F23 ADC HT
上傳時間： 2013-10-27
上傳用戶：nostopper
UL標(biāo)準(zhǔn)的燃燒試驗
標(biāo)簽： 性能測試
上傳時間： 2013-12-02
上傳用戶：mengmeng444425
32BIT加法器，輸入2個數(shù)字就可以跑出2個數(shù)字的合
標(biāo)簽： BIT 32 加法器
上傳時間： 2015-08-09
上傳用戶：妄想演繹師
s1.c是server，c.c是client， server負(fù)責(zé)接收client傳的數(shù)字進(jìn)行運(yùn)算並回傳，運(yùn)用了同步的機(jī)制。編譯須加 -lsocket -lpthread -lrt
標(biāo)簽： server
上傳時間： 2014-01-02
上傳用戶：athjac
根據(jù)bluelab3.5.2實例hid-keyboard做出應(yīng)用，能發(fā)出數(shù)字鍵1-5
標(biāo)簽： hid-keyboard bluelab
上傳時間： 2013-12-24
上傳用戶：牧羊人8920
針對Pocket PC示範(fàn)一個計算機(jī)視窗，給予使用者一個包含按鍵０至９的簡易數(shù)字鍵盤、四個運(yùn)算元，示範(fàn)所有輸入方法必要條件。
標(biāo)簽： Pocket
上傳時間： 2013-12-14
上傳用戶：515414293
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個標(biāo)準(zhǔn)一般也俗稱JTAG測試標(biāo)準(zhǔn)。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
猜數(shù)字游戲，AI不怎么好看 但注重算法的實現(xiàn)，最近寫了一個猜數(shù)字的遊戲，和大家分享。 可是這些主要的目的在于研究猜數(shù)字，而非游戲本身，所以介面作的不是很好， 是文字模式的 .
標(biāo)簽： 數(shù)字
上傳時間： 2016-08-28
上傳用戶：yan2267246
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<bdo id="icuw6"></bdo>
