高效的乘法函數,不用調用系統乘法器,對沒有乘法器的系統來說非常有用.
標簽： 乘法器 乘法 函數
上傳時間： 2016-09-21
上傳用戶：wanqunsheng
GF_2_m_域乘法器的快速設計及FPGA實現，ＲＳ編碼及其譯碼都是在GF_2_m_域中進行的
標簽： FPGA GF 乘法器
上傳時間： 2016-09-22
上傳用戶：xsnjzljj
GF_2_m_域乘法器的快速設計及FPGA實現，對于rs編翼碼的理解和設計有幫助
上傳時間： 2013-12-12
上傳用戶：日光微瀾
基于BOOTH的32位快速乘法器的設計源碼
標簽： BOOTH 乘法器 源碼
上傳用戶：pinksun9
Matlab 是套應用於科學與工程領 域中數 值計算、分析與模擬的應用軟體，結合了 數 值分析、矩陣運算及繪圖等功能，功能強大、操作介面簡易 。在大學線性代數 及微積分課程中均可應用 Matlab 來 輔助學習。
標簽： Matlab 63924 63849 工程
上傳時間： 2013-12-23
上傳用戶：zuozuo1215
xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進位加法
標簽： xilinx 乘法器 程序
上傳時間： 2016-10-17
上傳用戶：ve3344
64位乘法器源碼verilog,經過驗證測試
標簽： verilog 乘法器 源碼 驗證測試
上傳時間： 2016-10-18
上傳用戶：hwl453472107
本程式整合NIST module並且參考 QOS架構完成,使用NS2.33可以模擬,有興趣可以與我討論
標簽： module NIST 2.33 QOS
上傳時間： 2016-10-21
上傳用戶：thesk123
32位元2進位SIGNED乘法器32位元SIGNED乘法器
標簽： SIGNED 乘法器
上傳時間： 2013-12-17
上傳用戶：皇族傳媒
這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
標簽： verilog booth hdl 家
上傳時間： 2013-11-29
上傳用戶：jjj0202
蟲蟲下載站版權所有 京ICP備2021023401號-1
