亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

模擬<b>乘法器</b>

這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

標簽：

上傳時間：

上傳用戶：
精通verilog HDL語言編程源碼之2--常用乘法器設計

標簽：

上傳時間：

上傳用戶：
精通verilog HDL語言編程源碼之3--伽羅華域乘法器設計

標簽：

上傳時間：

上傳用戶：
乘法器 verilog CPLD EPM1270 源代碼

標簽：

上傳時間：

上傳用戶：
vhdl語言的100個例子 VHDL語言100例第1例帶控制端口的加法器第2例無控制端口的加法器第3例乘法器第4例比較器第5例二路選擇器第6例寄存器第7例移

標簽：

上傳時間：

上傳用戶：
基于CPLD/FPGA的十六位乘法器的VHDL實現

標簽：

上傳時間：

上傳用戶：
18bit的booth乘法器采用booth2編碼 Wallace壓縮樹以及超前進位結合進位選擇的36bit高性能加法器

標簽：

上傳時間：

上傳用戶：
RS(204,188)譯碼器的設計異步FIFO設計偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計除法器的設計加羅華域的乘法器設計

標簽：

上傳時間：

上傳用戶：
msp430單片機最新的產品MSP430F5438內部硬件乘法器的操作的示例程序

標簽：

上傳時間：

上傳用戶：
軟件的使用程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,

標簽：

上傳時間：

上傳用戶：

«
15
16
17
18
19
20
21
22
23
24
»

主站蜘蛛池模板：平湖市| 长沙县| 凭祥市| 浦江县| 丹棱县| 荃湾区| 宜章县| 武城县| 澄迈县| 鄂托克前旗| 三原县| 丰原市| 托克托县| 喀喇沁旗| 梁河县| 东源县| 石柱| 岳阳县| 姚安县| 和田市| 钟山县| 勃利县| 渝北区| 司法| 台湾省| 平阳县| 霍州市| 静安区| 扎赉特旗| 富川| 治县。| 公安县| 绥芬河市| 元氏县| 南康市| 靖宇县| 舒城县| 西丰县| 九江市| 洛宁县| 新余市|