將模擬信號轉換為數(shù)字信號后再進行處理,是當前信號處理普遍使用的方法,模數(shù)轉換器（ADC）就是將模擬信號轉換為數(shù)字信號的器件,所以計算其有效轉換位數(shù)對系統(tǒng)性能評估就顯得尤為重要。文中結合項目工程實踐,討論了ADC有效轉換位數(shù)的兩種測試方法:噪聲測試法和信噪比測試法,并對兩種方法進行了仿真與分析。
標簽： ADC 模數(shù)轉換器 計算
上傳時間： 2013-12-17
上傳用戶：1184599859
本文針對傳統(tǒng)儀用放大電路的特點，介紹了一種高共模抑制比儀用放大電路，引入共模負反饋，大大提高了通用儀表放大器的共模抑制能力。
標簽： 共模抑制比 儀用放大 電路 方案
上傳時間： 2013-11-10
上傳用戶：lingfei
模電
標簽： 模電 電路圖
上傳時間： 2013-11-05
上傳用戶：rishian
本文以介質諧振器為起始，研究了介質諧振腔體濾波器的設計。文章首先介紹了介質諧振器基本的工作原理，圍繞模式分離與Q值提高研究了實際介質腔體濾波器中常用的工作在TE01模的介質諧振器的基本特性，并在此基礎上提出了一種新的介質諧振器結構，進一步提高介質諧振器模式分離度的同時，也提高了主模的品質因數(shù)。
標簽： TE 01 模 介質
上傳時間： 2013-11-07
上傳用戶：xhz1993
十六位模數(shù)轉換器AD7705+及其應用
標簽： 7705 AD 十六位 模數(shù)轉換器
上傳時間： 2013-10-12
上傳用戶：refent
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。由于無線通信技術的高速發(fā)展與各設備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發(fā)射機的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
標簽： DAC 34H H84 HD2
上傳時間： 2013-10-23
上傳用戶：lalalal
FPC模組軟板設計規(guī)范
標簽： FPC 模組 軟板 設計規(guī)范
上傳時間： 2013-11-01
上傳用戶：pol123
一 、數(shù)模混合設計的難點 二、提高數(shù)模混合電路性能的關鍵 三、仿真工具在數(shù)模混合設計中的應用 四、小結 五、混合信號PCB設計基礎問答
標簽： 仿真 高數(shù)模混合
上傳時間： 2013-11-22
上傳用戶：一天睡三次
GC0309模組設計指南
標簽： 0309 GC 模組 設計指南
上傳時間： 2013-11-23
上傳用戶：萍水相逢
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權所有 京ICP備2021023401號-1
