亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

此函數(shù)(shù)生成LT碼的編譯碼矩陣

  • 基于FPGA的RS碼編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)

    研制發(fā)射微小衛(wèi)星,是我國利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展,主要取決于微小衛(wèi)星自身的一系列特點(diǎn):重量輕,體積小,成本低,性能高,安全可靠,發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中,由于傳輸信道的多徑和各種噪聲的影響,信號(hào)在接收端會(huì)引起差錯(cuò),通過信道編碼環(huán)節(jié),可對(duì)這些不可避免的差錯(cuò)進(jìn)行檢測和糾正。 在微小衛(wèi)星通信鏈路中,信道編碼器的任務(wù)是差錯(cuò)控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)CCSDS標(biāo)準(zhǔn)的鏈接碼進(jìn)行信道編碼,即內(nèi)碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進(jìn)行交織操作。其中,里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進(jìn)制BCH碼,是分組碼中糾錯(cuò)能力最強(qiáng)的糾錯(cuò)碼,一次可以糾正多個(gè)突發(fā)錯(cuò)誤,廣泛地用于空間通信中。 本文針對(duì)南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求,在用SystemView和C語言仿真的基礎(chǔ)上,用硬件描述語言Verilog設(shè)計(jì)了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進(jìn)行了功能仿真,并通過Xilinx公司的軟件ISE對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號(hào)為XC3S2000的FPGA芯片中,完成了電路的設(shè)計(jì)并實(shí)現(xiàn)了編碼譯碼的功能,表明本文設(shè)計(jì)的信道編解碼器的正確性和實(shí)用性,滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。

    標(biāo)簽: FPGA RS碼 編譯碼器

    上傳時(shí)間: 2013-08-01

    上傳用戶:lili123

  • 基于FPGA的GPS星座模擬器

    全球定位系統(tǒng)(GPS)可以向全球用戶提供位置、速度和時(shí)間信息,在航空、航天、海上及陸地等諸多領(lǐng)域得到了廣泛的應(yīng)用,成為一種主要的導(dǎo)航手段。隨著空間定位技術(shù)的不斷發(fā)展,空間定位系統(tǒng)必將出現(xiàn)多元化。本文結(jié)合計(jì)算機(jī)技術(shù),以GPS定位系統(tǒng)為例,研究了衛(wèi)星定位技術(shù)中的GPS星座模擬器。 本文綜述了衛(wèi)星導(dǎo)航系統(tǒng)的歷史,現(xiàn)狀及發(fā)展的方向,介紹GPS模擬器的研究發(fā)展?fàn)顩r。詳細(xì)研究了GPS衛(wèi)星信號(hào)傳輸理論和GPS衛(wèi)星定位原理。在此基礎(chǔ)上,提出GPS模擬器的理論模型和實(shí)現(xiàn)方法,研究了GPS星座模擬器的設(shè)計(jì)思路、組成模塊,分析各個(gè)模塊的設(shè)計(jì)原理。在理論研究和分析的基礎(chǔ)上,提出模擬器的FPGA的設(shè)計(jì)與實(shí)現(xiàn),以FPGA為平臺(tái),用verilog硬件語言實(shí)現(xiàn)了衛(wèi)星信號(hào)的模擬,詳細(xì)研究了基帶模塊的實(shí)現(xiàn)方法,包括C/A碼產(chǎn)生模塊,導(dǎo)航電文合成模塊,碼轉(zhuǎn)換模塊。最后通過射頻模塊發(fā)出,完成衛(wèi)星信號(hào)的模擬。在信號(hào)測試部分,用示波器,頻譜儀,MATLAB程序?qū)δM信號(hào)進(jìn)行了驗(yàn)證實(shí)驗(yàn)。驗(yàn)證結(jié)果表明,設(shè)計(jì)滿足要求,達(dá)到預(yù)想目標(biāo)。

    標(biāo)簽: FPGA GPS 模擬

    上傳時(shí)間: 2013-05-30

    上傳用戶:hoperingcong

  • 基于FPGA的IIR多相濾波器的設(shè)計(jì)研究

    多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號(hào)處理領(lǐng)域。在多普勒雷達(dá)信號(hào)處理中國內(nèi)外關(guān)于FIR濾波器設(shè)計(jì)研究的報(bào)道較多,而對(duì)于IIR濾波器的設(shè)計(jì)研究相對(duì)較少,原因是IIR多相濾波器的設(shè)計(jì)復(fù)雜性,使得IIR濾波器在多普勒雷達(dá)數(shù)字信號(hào)處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號(hào)處理為背景,主要研究數(shù)字多相濾波器的特點(diǎn)和設(shè)計(jì)方法;進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實(shí)現(xiàn)技術(shù)。對(duì)于自主研究、設(shè)計(jì)和實(shí)現(xiàn)雷達(dá)信號(hào)處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點(diǎn)和區(qū)別。對(duì)IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析,重點(diǎn)研究了IIR多相濾波器的設(shè)計(jì)原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計(jì)并擴(kuò)展到多通道和多級(jí)結(jié)構(gòu)。在此基礎(chǔ)上,根據(jù)本文研究的多普勒雷達(dá)回波信號(hào)需要四通道處理的要求搭建軟件仿真模型,對(duì)所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組進(jìn)行了仿真實(shí)驗(yàn),給出仿真結(jié)果,并進(jìn)行了討論。 在完成2級(jí)4通道IIR多相濾波器組的軟件仿真后,利用FPGA設(shè)計(jì)平臺(tái),對(duì)該IIR多相濾波器組進(jìn)行了設(shè)計(jì)仿真和綜合實(shí)現(xiàn)。在實(shí)現(xiàn)過程中進(jìn)行了功能仿真和時(shí)序仿真兩級(jí)仿真驗(yàn)證,結(jié)果表明在模擬硬件環(huán)境中所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組能夠較好地實(shí)現(xiàn)多普勒雷達(dá)回波信號(hào)多通道的劃分和濾波功能要求,驗(yàn)證了設(shè)計(jì)思路和方法的正確性和可行性。

    標(biāo)簽: FPGA IIR 多相濾波器

    上傳時(shí)間: 2013-04-24

    上傳用戶:gongxinshiwo@163.com

  • 基于FPGA的智能卡加密模塊

    隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展,信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時(shí),數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個(gè)大隱患。在這個(gè)信息全球化的時(shí)代,病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對(duì)的重大問題。出于這種需要,加密自然吸引了人們的注意力,而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來越不能滿足信息安全對(duì)運(yùn)算速度和系統(tǒng)安全性的需求,硬件設(shè)施的開發(fā)顯示出其重要性,硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題,對(duì)安全性研究仍是不可放松的一個(gè)重要問題。 本文介紹了目前幾種流行加密算法及標(biāo)準(zhǔn),并對(duì)典型的公鑰密碼標(biāo)準(zhǔn)RSA進(jìn)一步說明。RSA算法可以進(jìn)行數(shù)字簽名、數(shù)據(jù)加/解密,將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對(duì)于目前硬件加解密相對(duì)于軟件加解密的種種優(yōu)勢(shì),論文重點(diǎn)研究RSA算法的基于硬件FPGA的設(shè)計(jì)實(shí)現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計(jì)的焦點(diǎn),其速度及成本等都占有一定的優(yōu)勢(shì)。對(duì)RSA算法的FPGA設(shè)計(jì),論文主要研究兩方面的內(nèi)容:密鑰生成部分中的素?cái)?shù)檢測問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運(yùn)算。并進(jìn)行了軟硬件的仿真、驗(yàn)證與測試。論文對(duì)RSA設(shè)計(jì)模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡單的介紹,并對(duì)論文所研究實(shí)現(xiàn)的模塊在其中的應(yīng)用進(jìn)行了說明,從而體現(xiàn)了其實(shí)際應(yīng)用價(jià)值。

    標(biāo)簽: FPGA 智能卡 加密模塊

    上傳時(shí)間: 2013-07-06

    上傳用戶:juyuantwo

  • 基于快速原型的數(shù)字濾波器的設(shè)計(jì)和實(shí)現(xiàn)

    · 摘要:  數(shù)字濾波器和快速傅氏變換算法是數(shù)字信號(hào)處理的兩大基石.在DSP芯片上實(shí)現(xiàn)數(shù)字濾波器算法的傳統(tǒng)做法是用匯編語言編寫軟件來實(shí)現(xiàn).用匯編語言編寫的DSP程序具有最好的執(zhí)行效率,但DSP匯編語言的編程效率較低.該文主要研究如何使用基于交互的方框仿真和自動(dòng)代碼生成快速原型的方法進(jìn)行濾波器設(shè)計(jì).實(shí)現(xiàn)了從頂層的系統(tǒng)仿真到底層的芯片算法的設(shè)計(jì).這個(gè)方法大大地縮短了算法的開發(fā)周期.&

    標(biāo)簽: 原型 數(shù)字濾波器

    上傳時(shí)間: 2013-07-19

    上傳用戶:水中浮云

  • 基于FPGA的可編程m序列發(fā)生器的實(shí)現(xiàn)

    · 摘要:  本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并對(duì)LFSR電路結(jié)構(gòu)作了改進(jìn),利用基于現(xiàn)代DSP技術(shù)的DSP Builder軟件,設(shè)計(jì)了一種周期、相位可調(diào)的m序列發(fā)生器.經(jīng)調(diào)試與仿真,結(jié)果表明該方法硬件結(jié)構(gòu)簡單、開發(fā)周期短,為系統(tǒng)設(shè)計(jì)或測試帶來很大的便利.  

    標(biāo)簽: FPGA 可編程 發(fā)生器 序列

    上傳時(shí)間: 2013-07-18

    上傳用戶:fuzhoulinzexu

  • 基于DSP的暫態(tài)能量法選線系統(tǒng)

    ·摘要:  本文針對(duì)中壓電網(wǎng)中經(jīng)常發(fā)生的單相接地故障,介紹了基于暫態(tài)能量判據(jù)對(duì)故障支路的選線方法.根據(jù)原理設(shè)計(jì)出以DSP為核心的硬件平臺(tái),并敘述了在此平臺(tái)上暫態(tài)能量法的軟件實(shí)現(xiàn). 

    標(biāo)簽: DSP 能量

    上傳時(shí)間: 2013-05-29

    上傳用戶:

  • Altium Designer設(shè)計(jì)規(guī)則檢查圖示

    設(shè)計(jì)規(guī)則檢查 (DRC) 是一項(xiàng)強(qiáng)大的自動(dòng)功能,它可以檢查設(shè)計(jì)邏輯和物理的完整性。檢查是針對(duì)任何或所有啟用的設(shè)計(jì)規(guī)則,并且可以在您設(shè)計(jì)時(shí)在線檢查,并/或以批量的方式檢查,這樣結(jié)果會(huì)列在 消息 面板中,并生成一個(gè)報(bào)告文件。此功能應(yīng)該用于每個(gè)布線好的板子上,以確保最小間距規(guī)則得到維持,并且沒有其他的設(shè)計(jì)干涉。尤其推薦您在生成最后的加工文件之前一定要執(zhí)行設(shè)計(jì)規(guī)則檢查。

    標(biāo)簽: Designer Altium

    上傳時(shí)間: 2013-04-24

    上傳用戶:黃華強(qiáng)

  • 基于遺傳算法的組合邏輯電路設(shè)計(jì)的FPGA實(shí)現(xiàn)

    基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì),依據(jù)給出的真值表,利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性,采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約,因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性,設(shè)計(jì)了遺傳算法的各個(gè)模塊,實(shí)現(xiàn)了基于FPGA的遺傳算法。

    標(biāo)簽: FPGA 算法 電路設(shè)計(jì) 組合邏輯

    上傳時(shí)間: 2014-01-08

    上傳用戶:909000580

  • 一種無片外電容LDO的瞬態(tài)增強(qiáng)電路設(shè)計(jì)

    利用RC高通電路的思想,針對(duì)LDO提出了一種新的瞬態(tài)增強(qiáng)電路結(jié)構(gòu)。該電路設(shè)計(jì)有效地加快了LDO的瞬態(tài)響應(yīng)速度,而且瞬態(tài)增強(qiáng)電路工作的過程中,系統(tǒng)的功耗并沒有增加。此LDO芯片設(shè)計(jì)采用SMIC公司的0.18 μm CMOS混合信號(hào)工藝。仿真結(jié)果表明:整個(gè)LDO是靜態(tài)電流為3.2 μA;相位裕度保持在90.19°以上;在電源電壓為1.8 V,輸出電壓為1.3 V的情況下,當(dāng)負(fù)載電流在10 ns內(nèi)由100 mA降到50 mA時(shí),其建立時(shí)間由原來的和28 μs減少到8 μs;而在負(fù)載電流為100 mA的條件下,電源電壓在10 ns內(nèi),由1.8 V跳變到2.3 V時(shí),輸出電壓的建立時(shí)間由47 μs降低為15 μs。

    標(biāo)簽: LDO 無片外電容 瞬態(tài) 電路設(shè)計(jì)

    上傳時(shí)間: 2013-12-20

    上傳用戶:niumeng16

主站蜘蛛池模板: 苏尼特右旗| 灵璧县| 海兴县| 凤山市| 乳山市| 凌海市| 拜城县| 商河县| 钟山县| 丽水市| 同江市| 安图县| 景洪市| 河南省| 新龙县| 平果县| 八宿县| 陵川县| 武陟县| 阳江市| 芜湖县| 洪江市| 邮箱| 舞钢市| 阿瓦提县| 金乡县| 莱州市| 夏津县| 西林县| 茌平县| 阿荣旗| 丽水市| 潜江市| 淮北市| 鹤山市| 泉州市| 尤溪县| 韶山市| 吐鲁番市| 广南县| 嘉义县|