亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

步距角細(xì)分

  • c8051f040/c8051f041/c8051f042/

    C8051F040/1/2/3/4/5/6/7混合信號ISP FLASH 微控制器數 據 手 冊 C8051F04x 系列器件是完全集成的混合信號片上系統型MCU,具有64 個數字I/O 引腳(C8051F040/2/4/6)或32 個數字I/O 引腳(C8051F041/3/5/7),片內集成了一個CAN2.0B 控制器。下面列出了一些主要特性;有關某一產品的具體特性參見表1.1。􀁹 高速、流水線結構的8051 兼容的CIP-51 內核(可達25MIPS)􀁹 控制器局域網(CAN2.0B)控制器,具有32 個消息對象,每個消息對象有其自己的標識􀁹 全速、非侵入式的在系統調試接口(片內)􀁹 真正12 位(C8051F040/1)或10 位(C8051F042/3/4/5/6/7)、100 ksps 的ADC,帶PGA 和8 通道模擬多路開關􀁹 允許高電壓差分放大器輸入到12/10 位ADC(60V 峰-峰值),增益可編程􀁹 真正8 位500 ksps 的ADC,帶PGA 和8 通道模擬多路開關(C8051F040/1/2/3)􀁹 兩個12 位DAC,具有可編程數據更新方式(C8051F040/1/2/3)􀁹 64KB(C8051F040/1/2/3/4/5)或32KB(C8051F046/7)可在系統編程的FLASH 存儲器􀁹 4352(4K+256)字節的片內RAM􀁹 可尋址64KB 地址空間的外部數據存儲器接口􀁹 硬件實現的SPI、SMBus/ I2C 和兩個UART 串行接口􀁹 5 個通用的16 位定時器􀁹 具有6 個捕捉/比較模塊的可編程計數器/定時器陣列􀁹 片內看門狗定時器、VDD 監視器和溫度傳感器具有片內VDD 監視器、看門狗定時器和時鐘振蕩器的C8051F04x 系列器件是真正能獨立工作的片上系統。所有模擬和數字外設均可由用戶固件使能/禁止和配置。FLASH 存儲器還具有在系統重新編程能力,可用于非易失性數據存儲,并允許現場更新8051 固件。片內JTAG 調試電路允許使用安裝在最終應用系統上的產品MCU 進行非侵入式(不占用片內資源)、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器,支持斷點、觀察點、單步及運行和停機命令。在使用JTAG 調試時,所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍(-45℃到+85℃)工作,工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號電壓。C8051F040/2/4/6 為100 腳TQFP 封裝(見圖1.1 和圖1.3的框圖)。C8051F041/3/5/7 為64 腳TQFP 封裝(見圖1.2 和圖1.4 的框圖)。

    標簽: 8051 040 041 042

    上傳時間: 2013-10-24

    上傳用戶:hwl453472107

  • FPGA與ARM EPI通信,控制16路步進電機和12路DC馬達 VHDL編寫的

    FPGA與ARM EPI通信,控制16路步進電機和12路DC馬達 VHDL編寫的,,,,,

    標簽: FPGA VHDL ARM EPI

    上傳時間: 2013-10-21

    上傳用戶:zhyfjj

  • 基于FPGA某型裝備電視測角儀檢測技術研究

    通過分析電視測角儀的性能測試需求,結合視頻圖像圖像處理技術,提出了以 EP2C35 為核心的視頻檢測系統設計方案,通過對CCD 采集到的模擬環境的視頻圖像信號進行數字化處理,結合電視測角儀參數檢測原理,對測角儀基本性能指標進行檢測, 整個系統以視頻圖像采集系統為基礎,以視頻圖像處理為核心,為電視測角儀的檢測研究提供了一種新的思路。

    標簽: FPGA 電視 測角儀 檢測

    上傳時間: 2013-12-20

    上傳用戶:mnacyf

  • 使用VHDL進行分頻器設計

    基于VHDL語言的多種分頻程序

    標簽: VHDL 分頻器

    上傳時間: 2013-10-27

    上傳用戶:dongbaobao

  • Verilog_實現任意占空比、任意分頻的方法

    Verilog_實現任意占空比、任意分頻的方法

    標簽: Verilog 分頻

    上傳時間: 2013-11-07

    上傳用戶:JasonC

  • 利用Verilog_HDL實現基于FPGA的分頻方法

    利用Verilog_HDL實現基于FPGA的分頻方法

    標簽: Verilog_HDL FPGA 分頻

    上傳時間: 2013-10-18

    上傳用戶:feitian920

  • 簡單分頻時序邏輯分頻電路設計

    簡單分頻時序邏輯電路設計分頻電路,有圖,有代碼

    標簽: 分頻 時序邏輯 電路設計

    上傳時間: 2013-11-25

    上傳用戶:wanqunsheng

  • 基于NiosII軟核處理器的步進電機接口設計

        NiosII軟核處理器是Altera公司開發,基于FPGA操作平臺使用的一款高速處理器,為了適應高速運動圖像采集,提出了一種基于NiosII軟核處理的步進電機接口設計,使用verilog HDL語言完成該接口設計,最后通過QuartusII軟件,給出了實驗仿真結果。

    標簽: NiosII 軟核處理器 步進電機 接口設計

    上傳時間: 2014-12-28

    上傳用戶:jiwy

  • 用VerilogHDL實現基于FPGA的通用分頻器的設計

    用VerilogHDL實現基于FPGA的通用分頻器的設計

    標簽: VerilogHDL FPGA 分頻器

    上傳時間: 2013-10-28

    上傳用戶:xiaoxiang

  • 基于FPGA的小數分頻實現方法

    基于FPGA的小數分頻實現方法

    標簽: FPGA 小數分頻 實現方法

    上傳時間: 2013-10-11

    上傳用戶:jiangxiansheng

主站蜘蛛池模板: 乐昌市| 达孜县| 仪征市| 文山县| 余姚市| 潼关县| 泽普县| 东乡族自治县| 常德市| 聊城市| 普安县| 吴忠市| 思茅市| 太康县| 如东县| 邢台县| 湖南省| 哈密市| 高清| 陈巴尔虎旗| 昂仁县| 赤壁市| 菏泽市| 安西县| 昆山市| 周宁县| 桓台县| 四会市| 梧州市| 上饶县| 启东市| 丰都县| 洪泽县| 全州县| 廊坊市| 井陉县| 上犹县| 高安市| 花垣县| 汪清县| 永德县|