為適應(yīng)組合導(dǎo)航計算機系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計算機的應(yīng)用領(lǐng)域，本文設(shè)計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計算機系統(tǒng)。 論文在闡述了組合導(dǎo)航計算機的特點和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計算機系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合；DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次，詳細闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實時操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務(wù)機制，將采集處理按照功能劃分四個相對獨立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級運行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計算機系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計和軟件開發(fā)流程；其次針對導(dǎo)航計算機系統(tǒng)各個功能模塊以及多項關(guān)鍵技術(shù)進行了設(shè)計與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊；最后，對導(dǎo)航計算機系統(tǒng)進行了聯(lián)合調(diào)試工作，并對各個模塊進行了詳細的功能測試與驗證，完成了微型導(dǎo)航計算機系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計算機硬件平臺的捷聯(lián)式慣性導(dǎo)航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽： FPGA DSP 導(dǎo)航計算機
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
互感器是電力系統(tǒng)中電能計量和繼電保護中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟運行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設(shè)計方法。硬件主要采用FPGA技術(shù)設(shè)計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠程接收，同時設(shè)計A/D芯片MAX125的控制電路，以實現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設(shè)計。 最后進行了相關(guān)的實驗，所研制的電子式互感器校驗儀對0.5準(zhǔn)確級的電子式電壓互感器和0.5準(zhǔn)確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。
上傳時間： 2013-04-24
上傳用戶：569342831
隨著社會的發(fā)展，人們對電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負荷大量使用，卻帶來了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運行帶來嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎(chǔ)。因此，對諧波的檢測和研究，具有重要的理論意義和實用價值。 目前使用的電力系統(tǒng)諧波檢測裝置，大多基于微處理器設(shè)計。微處理器是作為整個系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計技術(shù)的發(fā)展，使得設(shè)計電力系統(tǒng)諧波檢測專用的集成電路成為可能，同時為諧波檢測裝置的硬件設(shè)計提供了一個新的發(fā)展途徑。本文目標(biāo)就是設(shè)計電力系統(tǒng)諧波檢測專用集成電路，從而可以實現(xiàn)對電力系統(tǒng)諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設(shè)計，具有體積小，速度快，可靠性高等優(yōu)點，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國內(nèi)外現(xiàn)行諧波檢測標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測的發(fā)展趨勢；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測國標(biāo)參數(shù)的測量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計方案。 本文分析了電力系統(tǒng)諧波檢測專用集成電路的功能模型，對專用集成電路進行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結(jié)構(gòu)。設(shè)計了基于FPGA的諧波檢測專用集成電路設(shè)計和驗證的硬件平臺。配合專用集成電路的電子設(shè)計自動化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進行FPGA具體設(shè)計時，根據(jù)待實現(xiàn)功能的不同特點，分為用戶邏輯區(qū)域和Nios處理器模塊兩個部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進行模擬信號的采樣，并對采樣得到的數(shù)字量進行諧波分析等運算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數(shù)據(jù)處理模塊的結(jié)果進一步處理，得到其各自對應(yīng)的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機。 最后，對設(shè)計實體進行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對設(shè)計進行了驗證。在實驗室條件下，對監(jiān)測指標(biāo)的運算結(jié)果進行了實驗測量，實驗結(jié)果表明該監(jiān)測裝置滿足了電力系統(tǒng)諧波檢測的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測
上傳時間： 2013-04-24
上傳用戶：yw14205
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個項目的進一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責(zé)對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證，運行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
雷達截獲接收機、反輻射導(dǎo)彈等電子設(shè)備的使用對軍用雷達的生存構(gòu)成了嚴(yán)重威脅。因此，雷達必須避免被敵方電子設(shè)備截獲和干擾。這種形式下噪聲雷達應(yīng)運而生，其中一種很成熟的便是噪聲調(diào)頻雷達。上世紀(jì)八十年代，我們課題組成功研制了噪聲調(diào)頻雷達原理樣機。雖然該雷達具有十分優(yōu)異的LPI性能，但是限于當(dāng)時的電子技術(shù)水平，該雷達采用模擬器件實現(xiàn)，使得雷達的體積較大、工作穩(wěn)定性受外界環(huán)境影響大，在小型化、高精度的應(yīng)用領(lǐng)域受到諸多限制。FPGA是上世紀(jì)八十年代發(fā)展起來的數(shù)字技術(shù)，具有體積小、精度高、穩(wěn)定性好和速度快等特點。 本文在噪聲雷達課題組研究的基礎(chǔ)上，設(shè)計實現(xiàn)噪聲調(diào)頻雷達信號處理系統(tǒng)。內(nèi)容安排如下：第一章介紹噪聲雷達的研究背景和發(fā)展前景；第二章介紹噪聲調(diào)頻雷達的原理，證明混頻器輸出信號各態(tài)歷經(jīng)性；第三章介紹FPGA開發(fā)軟硬件環(huán)境；第四章詳細闡述基于FPGA技術(shù)的噪聲調(diào)頻雷達信號處理系統(tǒng)設(shè)計和系統(tǒng)中關(guān)鍵模塊的設(shè)計實現(xiàn)；第五章對設(shè)計的FPGA信號處理系統(tǒng)進行仿真和驗證。最后，第六章對全文進行總結(jié)，指出了設(shè)計中的不足和須改進的地方。
標(biāo)簽： FPGA 噪聲調(diào)頻 雷達信號
上傳時間： 2013-05-21
上傳用戶：天涯
波前處理機是自適應(yīng)光學(xué)系統(tǒng)中實時信號處理和運算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實時性能，同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對高速電路設(shè)計中易出現(xiàn)的問題，詳細分析了高速PCB設(shè)計中的信號完整性問題，包括反射、串?dāng)_等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計，包括了圖像采集模塊的工作原理、設(shè)計方案和SDRAM控制器的設(shè)計，介紹了SDRAM的基本操作和工作時序，重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點有：實時性、高速性。硬件設(shè)計的執(zhí)行速度，在高速DSP和FPGA中實現(xiàn)信號處理算法程序，保證了系統(tǒng)實時性的實現(xiàn)；性價比高。自行研究設(shè)計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-05-30
上傳用戶：fxf126@126.com
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術(shù)應(yīng)運而生。同時，視頻信號本身的低幀頻也會導(dǎo)致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數(shù)和每行像素數(shù)進行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計者利用基于計算機的開發(fā)平臺，經(jīng)過設(shè)計輸入、仿真、測試和校驗，直到達到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產(chǎn)品集成芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設(shè)計進行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點對去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實現(xiàn)方案進行了由簡單到復(fù)雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項處理同時實現(xiàn)，達到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進行非線性運算得出。基于運動補償?shù)慕鉀Q方案在對靜止區(qū)域進行判斷和處理的基礎(chǔ)上，對欲生成的變頻后的場間插值幀進行運動估計，根據(jù)運動矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應(yīng)時間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現(xiàn)，將SAD 值進行比較得出運動矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時間： 2013-07-19
上傳用戶：米卡
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領(lǐng)域得到廣泛的應(yīng)用。通過提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡化了小波變換的硬件電路設(shè)計。在當(dāng)今數(shù)字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無損提升小波算法和有損提升小波算法，設(shè)計圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢及FPGA/CPLD基本結(jié)構(gòu)，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計和二維變換模塊設(shè)計。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進行設(shè)計-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進行設(shè)計-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對提升小波變換的FPGA實現(xiàn)中的大量細節(jié)問題進行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對原理圖進行了仿真測試，仿真測試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實際要求。
上傳時間： 2013-06-08
上傳用戶：dwzjt
電氣與自動化工程學(xué)院為本科生和研究生開設(shè)了DSP原理及應(yīng)用課程、DSP技術(shù)及其應(yīng)用綜合實驗。根據(jù)我們學(xué)院所設(shè)置專業(yè)的特點，選擇TI公司C2000系列DSP芯片作為主要學(xué)習(xí)內(nèi)容，該課程的實踐性很強，即實驗是該課程的主要內(nèi)容。我們針對TI公司C2000系列DSP芯片的工作原理、體系結(jié)構(gòu)、指令系統(tǒng)和應(yīng)用開發(fā)了一套實驗平臺――TMS320LF2407A實驗箱，該實驗箱內(nèi)容豐富，易于擴展，可以做綜合性的提高實驗。為了方便實驗教學(xué)，我們編寫了實驗箱的實驗指導(dǎo)書。 該實驗指導(dǎo)書共分為五章。第一章是概述，簡單介紹TMS320LF2407A芯片的特點，DSP應(yīng)用軟件的開發(fā)流程和如何編寫源程序和cmd文件。第二章介紹DSP的集成開發(fā)環(huán)境－CCS，即介紹CCS的安裝、配置和使用。第三章介紹DSP的并口仿真器。第四章介紹我們開發(fā)的實驗平臺――TMS320LF2407A實驗箱。第五章介紹在TMS320LF2407A的實驗箱平臺上進行的20個實驗。 在電氣與自動化工程學(xué)院DSP實驗室的建設(shè)中，得到了美國TI公司大學(xué)計劃的捐贈；得到合肥工業(yè)大學(xué)實驗裝置改造與研制基金和本科評建實驗室建設(shè)項目的資助；學(xué)院領(lǐng)導(dǎo)給予了很大的重視和支持，院實驗中心的老師們也做了大量的工作。在此一并表示感謝。 該實驗指導(dǎo)書是第3版。第1版是李巧利、吳婷和徐科軍針對TMS320LF2407A EVM板編寫的，由徐科軍審閱。在實驗中，張瀚、陳智淵、余向陽、周楊、梅楠楠和曾憲俊等提出了修訂意見。第2版是在第1版的基礎(chǔ)上，針對張瀚和陳智淵研制的實驗箱（由合肥工業(yè)大學(xué)實驗基金資助），由陳智淵和張瀚編寫，由徐科軍審閱。第3版是在第2版的基礎(chǔ)上，針對陳智淵、張瀚和周楊研制的實驗箱（由合肥工業(yè)大學(xué)本科評建項目資助），由陳智淵完成初稿，由黃云志、張瀚、周楊和曾憲俊修訂，由徐科軍審閱。在實驗指導(dǎo)書的編寫過程中，參考了一些公司的資料和專家的書籍。由于編者水平有限，書中肯定存在不妥之處，敬請批評指正。
上傳時間： 2013-06-26
上傳用戶：gut1234567
運動控制技術(shù)是機電一體化的核心部分，提高運動控制技術(shù)水平對于提高我國的機電一體化技術(shù)具有至關(guān)重要的作用。運動控制技術(shù)的發(fā)展是制造自動化前進的旋律，是推動新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)。對于數(shù)控系統(tǒng)來說，最重要的是控制各個電機軸的運動，這是運動控制器接收并依照數(shù)控裝置的指令來控制各個電機軸運動從而實現(xiàn)數(shù)控加工的，數(shù)據(jù)加工中的定位控制精度、速度調(diào)節(jié)的性能等重要指標(biāo)都與運動控制器直接相關(guān)。目前對數(shù)控系統(tǒng)的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進、伺服電機進行控制的運動控制卡的研究。對PC-NC來說，運動控制卡的性能很大程度上決定了整個數(shù)控系統(tǒng)的性能，而微電子和數(shù)字信號處理技術(shù)的發(fā)展及其應(yīng)用，使運動控制卡的性能得到了不斷改進，集成度和可靠性大大提高。 本課題通過對運動控制技術(shù)的深入研究，并針對國內(nèi)運動控制技術(shù)的研究起步較晚的現(xiàn)狀，結(jié)合當(dāng)前運動控制領(lǐng)域的具體需要，緊跟當(dāng)前運動控制技術(shù)研究的發(fā)展趨勢，吸收了數(shù)控技術(shù)和相關(guān)運動控制技術(shù)的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡。 本課題的具體研究主要有以下幾方面： 首先，通過對運動控制卡及運動控制系統(tǒng)等行業(yè)現(xiàn)狀的全面調(diào)研，和對運動控制技術(shù)的深入學(xué)習(xí)，在比較了幾種常用的運動控制方案的基礎(chǔ)上，提出了基于FPGA的運動控制設(shè)計方案，并規(guī)劃了板卡的總體設(shè)計。 其次，根據(jù)總體設(shè)計，規(guī)劃了板卡的結(jié)構(gòu)，詳細劃分并實現(xiàn)了FPGA各部分的功能；利用光電隔離原理設(shè)計了數(shù)字輸入/輸出電路。 再次，利用FPGA的資源實現(xiàn)了PCI從設(shè)備接口，達到跟控制卡通信的目的，針對運動控制中的一些具體問題，如運動平穩(wěn)性、實時控制以及多軸聯(lián)動等，在FPGA上設(shè)計了四軸運動控制電路，定義了各個寄存器的具體功能，設(shè)計了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等，自動降速點運動、A／B相編碼器倍頻計數(shù)電路等特殊功能。最后，進行了本運動控制卡的測試，從測試和應(yīng)用結(jié)果來看，該卡達到預(yù)期的要求。
上傳時間： 2013-07-27
上傳用戶：zgu489
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
