該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設計并實現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標準的圖象壓縮芯片.在簡要介紹JPEG基本模式標準和FPGA設計流程的基礎上,針對JPEG基本模式硬件編碼器傳統(tǒng)結構的缺點,提出了一種新的改進結構.JPEG基本模式硬件編碼器改進結構的設計思想、設計結構和Verilog設計實現(xiàn)在其后章節(jié)中進行了詳細闡述,并分別給出了改進結構中各個模塊的單獨測試結果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應的圖像壓縮速度和圖象質量指標,并與軟件壓縮的速度和結果做了對比,提出了未來的改進建議.
上傳時間： 2013-04-24
上傳用戶：Andy123456
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統(tǒng)有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現(xiàn)Advanced Simple Profile級別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發(fā)平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設計,分為兩個部分.第一部分介紹了目前國內外實現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發(fā)展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時也介紹了I
標簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)
上傳時間： 2013-06-15
上傳用戶：it男一枚
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡是基于話音傳輸業(yè)務的網(wǎng)絡,已不能適應當前的需求.而建設新的寬帶網(wǎng)絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復用技術是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著電子技術和EDA技術的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據(jù)芯片功能將系統(tǒng)劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
激光測距是激光技術在軍事上最早和最成熟的應用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術發(fā)展迅速。如今，它已經(jīng)被廣泛運用于軍用領域和民用領域。為了進一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數(shù)。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測子系統(tǒng)、回波檢測與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設計高精度激光回波檢測與主控子系統(tǒng)是實現(xiàn)高精度激光測距的核心問題。傳統(tǒng)激光回波檢測與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設計，電路復雜且精度較低。隨著數(shù)字電路設計技術的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設計激光回波檢測與主控子系統(tǒng)，不僅提高了回波檢測精度，同時簡化了整個測距系統(tǒng)的設計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時，采用這種方案設計了一種激光回波檢測系統(tǒng)，并把它成功運用在一引信項目中。這種方案電路設計簡單，易于實現(xiàn)。在實際應用中，由于激光回波探測子系統(tǒng)只是完成由光信號到電信號的轉換及簡單放大，理論分析和試驗結果均表明，采用該方案進行回波檢測的精度較低，這種回波檢測方法也只能應用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進行激光回波檢測方案的基礎上，設計了一種高精度激光回波檢測系統(tǒng)。文中介紹了其實現(xiàn)原理，理論上分析了該系統(tǒng)所能達到的回波檢測精度及整機測距系統(tǒng)的測距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達lGsps，該方案實現(xiàn)的難點在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設計，到器件的選型，硬件電路板的實現(xiàn)等方面做了詳細的闡述，最終完成了系統(tǒng)硬件電路設計。接著介紹了系統(tǒng)程序設計。后面給出了試驗測試結果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設計中引入的超高速數(shù)據(jù)采集電路有著廣泛的應用，為其他相關設計提供了參考。最后，對全文做了工作總結，并給出了接下來的后續(xù)工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進一步研究提供了參考價值。
上傳時間： 2013-06-13
上傳用戶：cy1109
加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數(shù)據(jù)加密標準(DES)算法及其變形的安全強度已經(jīng)難以適應新的安全需要,其實現(xiàn)速度、代碼大小和跨平臺性均難以繼續(xù)滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.高級加密標準算法是采用對稱密鑰密碼實現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環(huán)境的適應性強,性能穩(wěn)定,密鑰建立時間優(yōu)良,密鑰靈活性強.存儲需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現(xiàn)原理,重點論述了基本體系結構、循環(huán)展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現(xiàn)進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
上傳時間： 2013-06-20
上傳用戶：fairy0212
本文檔主要描述一種flash資料，比較完整，有助于使用該芯片的開發(fā)者
上傳時間： 2013-06-07
上傳用戶：1043041441
小波變換是一種新興的理論，是數(shù)學發(fā)展史上的重要成果。它無論對數(shù)學還是對工程應用都產(chǎn)生了深遠的影響。最新的靜態(tài)圖像壓縮標準JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細地分析了小波變換的理論基礎，對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個新的LS97小波。該小波系數(shù)簡單、易于硬件實現(xiàn)，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試，結果表明這兩個小波具有幾乎相同的性能。在確定所用的小波后，本文設計了二維離散小波變換的硬件結構。設計過程中對標準二維小波變換做了優(yōu)化，即將行變換和列變換的歸一化步驟合并計算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優(yōu)化設計。對于邊界數(shù)據(jù)的處理，本文采用了嵌入式對稱延拓技術，不需要額外的緩存，節(jié)約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來，只要一個控制信號就可實現(xiàn)兩者之間的轉換。本文所提出的結構采用基于行的變換方式，只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術提高了整個設計的運行速度。最后也給出了二維離散小波反變換的實現(xiàn)結構。 在完成硬件結構設計的基礎上，使用Verilog硬件描述語言對整個設計進行了完全可綜合的RTL級描述，采用同步設計，提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對正反小波變換做了仿真和實現(xiàn)，結果表明，本設計能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實時性要求。
上傳時間： 2013-07-25
上傳用戶：sn2080395
基帶芯片AD6525的應用電路。在05年之前的手機中應用非常廣泛，配合AD652x的幾款芯片便可完成手機信號處理中的大部分功能。
上傳時間： 2013-04-24
上傳用戶：guanliya
LED顯示屏單元板芯片介紹 ＩＣ的管腳功能 IC芯片分別：74HC245、74HC595、74HC138、74HC04、4953。各IC管腳功能如下： A: 74HC245功能是放大及緩沖。各引腳如圖 20 和1接電源(+5V) 19腳和10腳接電源地(GND)
上傳時間： 2013-05-17
上傳用戶：小楊高1
