555定時(shí)器電路設(shè)計(jì)軟件,有很多555電路參數(shù)的計(jì)算
標(biāo)簽： 555 定時(shí)器電路 設(shè)計(jì)軟件
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：戀天使569
16位帶有并行預(yù)置功能的右移移位寄存器，CLK1是時(shí)鐘信號(hào)， LOAD是并行數(shù)據(jù)使能信號(hào)，QB是串行輸出端口
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：diamondsGQ
簡(jiǎn)介直流斬波器工作原理，有直流展播電路阿四分紅派個(gè) 一個(gè)一個(gè)
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：guh000
FPGA實(shí)現(xiàn)的任意波形發(fā)生器的設(shè)計(jì)FPGA實(shí)現(xiàn)的任意波形發(fā)生器的設(shè)計(jì)FPGA實(shí)現(xiàn)的任意波形發(fā)生器的設(shè)計(jì)
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時(shí)間： 2013-07-16
上傳用戶(hù)：木子葉1
簡(jiǎn)易波形發(fā)生器一、實(shí)驗(yàn)?zāi)康模保?nbsp;掌握DAC0832和ADC0809的應(yīng)用和編程方法。２． 熟悉幾種典型波形的產(chǎn)生方法。二、實(shí)驗(yàn)內(nèi)容與要求
標(biāo)簽： 波形發(fā)生器
上傳時(shí)間： 2013-07-12
上傳用戶(hù)：wyc199288
LM4229電子書(shū)閱讀器,單片機(jī)做的，里面在有源代碼與proteus仿真模型，可以學(xué)習(xí)之用也可以做為畢設(shè)，希望對(duì)學(xué)習(xí)者有所幫助^_^
標(biāo)簽： 4229 LM 電子書(shū)閱讀器
上傳時(shí)間： 2013-08-02
上傳用戶(hù)：關(guān)外河山
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 本研究通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。
標(biāo)簽： FPGA ADC 并行測(cè)試 方法研究
上傳時(shí)間： 2013-06-07
上傳用戶(hù)：gps6888
·詳細(xì)說(shuō)明：Actions 炬力 MP3 播放器2071、2073系列主控芯片 參考電路圖，完整電路圖。-Actions the torch strength MP3 player 2,071, 2,073 series hosts control the chip reference circuit diagram, complete circuit diagram.
標(biāo)簽： Actions 2071 2073 nbsp
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：amwfhv
·詳細(xì)說(shuō)明：Procyon方案(手工制作的MP3播放器電路及資料)-procyon plan, hand-planted MP3 player electric circuit and material 文件列表: procyon方案 ...........\Code ...........\....\ata_if.c ...........\
上傳時(shí)間： 2013-05-21
上傳用戶(hù)：qweqweqwe
·詳細(xì)說(shuō)明：一個(gè)西門(mén)子變頻器控制代碼的生成程序，主要用于DSP控制，除了調(diào)試用的iostream.h頭文件，沒(méi)有其他任何頭文件，可以方面的運(yùn)用與各種DSP，也可以移植到windows和linux下。文件列表: ordermake .........\Debug .........\ordermaker.c ..
標(biāo)簽： 西門(mén)子變頻器 控制 代碼 程序
上傳時(shí)間： 2013-07-22
上傳用戶(hù)：cxl274287265
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
