流水線CPU的Verilog代碼.rar
一種流水線CPU的verilog源代碼，里面有各個(gè)模塊的源代碼，希望對(duì)大家有幫助...
流水線技術(shù)資料
?? 資源總數(shù)：275
?? 技術(shù)文檔：1
?? 源代碼：168
?? 電路圖：1
?? 流水線全部資料 (275個(gè))
基于FPGA的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn)
本文主要研究基于FPGA的高速流水線工作方式的FFT實(shí)現(xiàn)。圍繞這個(gè)目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計(jì)工具、modelsim仿真工具、Synplify綜合工具及M...
可變點(diǎn)流水線結(jié)構(gòu)FFT處理器
隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)廣泛地應(yīng)用于通信、信號(hào)處理、生物醫(yī)學(xué)以及自動(dòng)控制等領(lǐng)域中。離散傅立葉變換(DFT)及其快速算法FFT作為數(shù)字信號(hào)處理中的基本變換，有著廣泛的應(yīng)用。...
基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn)：在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。
基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn)：在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。...
基于FPGA的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn)
基于FPGA的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn),適合fpga的技術(shù)人員做信號(hào)處理參考...
流水線技術(shù)在FPGA設(shè)計(jì)中的應(yīng)用 pdf
流水線技術(shù)在FPGA設(shè)計(jì)中的應(yīng)用 pdf\\r\\n...
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)，采用了狀態(tài)機(jī)和流水線技術(shù)
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)...
關(guān)于FPGA流水線設(shè)計(jì)的論文
關(guān)于FPGA流水線設(shè)計(jì)的論文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits...
流水線ADC的行為級(jí)仿真
行為級(jí)仿真是提高流水線（Pipeline）ADC設(shè)計(jì)效率的重要手段。建立精確的行為級(jí)模型是進(jìn)行行為級(jí)仿真的關(guān)鍵。本文采用基于電路宏模型技術(shù)的運(yùn)算放大器模型，構(gòu)建了流水線ADC的行為級(jí)模型并進(jìn)行仿真。為...
交直流步進(jìn)電機(jī)模擬流水線（練習(xí)10）
交直流電機(jī)，交直流步進(jìn)電機(jī)模擬流水線（練習(xí)10）。...