兩條5級的并行流水線

兩條5級的并行流水線，乘法器還有一個簡單的中斷系統（帶一個中斷管理的‘操作系統’吧），再加上一個編譯器。 主要是說明一下CPU的設計方法，還有一些簡單的模塊例如加法器，乘法器...

?? 2014-01-05

實現一個具有5段流水線結構的Mips-lite模擬器

實現一個具有5段流水線結構的Mips-lite模擬器，該模擬器結構具有data forwarding，stall 處理等功能...

?? 2013-12-15

用VHDL語言開發的一個16位的具有5級流水線的CPU設計

用VHDL語言開發的一個16位的具有5級流水線的CPU設計...

?? 2013-12-10

cordic verilog 程序及仿真結果 8級流水線

cordic verilog 程序及仿真結果 8級流水線...

?? 2014-01-17

一個關于硬件多線程的論文 ,在流水線中實現的 對于硬件愛好者使用

一個關于硬件多線程的論文 ,在流水線中實現的 對于硬件愛好者使用...

?? 2016-08-12

可編程控制器模擬流水線控制

可編程控制器模擬流水線控制，用西門子可編程控制器軟件編寫的程序...

?? 2016-08-16

這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度....

?? 2013-11-29

本程序完成流水線并行提取等值面功能

本程序完成流水線并行提取等值面功能，采用VTK可視化程序開發包編寫...

?? 2014-09-04

RISC狀態機由三個功能單元構成：處理器、控制器和存儲器。 RISC狀態機經優化可實現高效的流水線操作。 RISC 中的數據線為16位。 在數據存儲器中的0到15的位置放置16個隨機數

RISC狀態機由三個功能單元構成：處理器、控制器和存儲器。 RISC狀態機經優化可實現高效的流水線操作。 RISC 中的數據線為16位。 在數據存儲器中的0到15的位置放置16個隨機數，求16個...

?? 2013-11-29

這是我個人寫的DLX處理器流水線的Verilog代碼

這是我個人寫的DLX處理器流水線的Verilog代碼，在ModelSim中仿真通過，并且在ISE中能綜合！即可以下載到FPGA中運行指令，指令可以根據需要定義，也可和相應的編譯器配合使用，這里給學習流...

?? 2016-11-27