現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是一種新型器件,它將門(mén)陣列的通用結(jié)構(gòu)與現(xiàn)場(chǎng)可編程的特性結(jié)合于一體.如今,FPGA系列器件已成為最受歡迎的器件之一.隨著FPGA器件的廣泛應(yīng)用,它在數(shù)字系統(tǒng)中的作用日益變得重要,它所要求的準(zhǔn)確性也變得更高.因此,對(duì)FPGA器件的故障測(cè)試和故障診斷方法進(jìn)行更全面的研究具有重要意義.隨著集成電路規(guī)模的迅速膨脹,電路結(jié)構(gòu)變得復(fù)雜,使大量的故障不可測(cè).所以,人們把視線(xiàn)轉(zhuǎn)向了可測(cè)性設(shè)計(jì)(DFT)問(wèn)題.可測(cè)性設(shè)計(jì)的提出為解決測(cè)試問(wèn)題開(kāi)辟了新的有效途徑,而邊界掃描測(cè)試方法(BST)是其中一個(gè)重要的技術(shù).本文闡述了FPGA系列器件的結(jié)構(gòu)特點(diǎn),邊界掃描測(cè)試相關(guān)的基本概念與基本理論,給出利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y(cè)試過(guò)程的數(shù)學(xué)描述和數(shù)學(xué)模型.論文中主要討論了邊界掃描測(cè)試中的測(cè)試優(yōu)化問(wèn)題,給出解決兩類(lèi)優(yōu)化問(wèn)題的現(xiàn)有算法,對(duì)它們的優(yōu)缺點(diǎn)進(jìn)行了對(duì)比,并且提出對(duì)兩種現(xiàn)有算法的改進(jìn),比較了改進(jìn)前后優(yōu)化算法的性能.最后總結(jié)了利用邊界掃描測(cè)試FPGA的具體過(guò)程.
標(biāo)簽：
FPGA
邊界掃描
測(cè)試
方法研究
上傳時(shí)間：
2013-08-06
上傳用戶(hù)：mdrd3080
