說明FPU的演算法以及浮點(diǎn)運(yùn)算式中的加減乘除
上傳時(shí)間： 2015-07-16
上傳用戶：baiom
K51 浮點(diǎn)數(shù)除法，用匯編編寫，基礎(chǔ)的東西
上傳時(shí)間： 2013-12-16
上傳用戶：xauthu
分享MSP430浮點(diǎn)庫(提升運(yùn)算速度)[希望對(duì)大家有幫助]
上傳時(shí)間： 2016-05-28
上傳用戶：saharawalker
定點(diǎn)DSP的浮點(diǎn)開平方算法.pdf in TI C6000 DSP
上傳時(shí)間： 2014-02-14
上傳用戶：youlongjian0
是Nios II處理器下客製化指令的一個(gè)32位元浮點(diǎn)數(shù)除法器，可將兩IEEE 754格式的值進(jìn)行相除
上傳時(shí)間： 2014-01-21
上傳用戶：star_in_rain
第一章 序論……………………………………………………………6 1- 1 研究動(dòng)機(jī)…………………………………………………………..7 1- 2 專題目標(biāo)…………………………………………………………..8 1- 3 工作流程…………………………………………………………..9 1- 4 開發(fā)環(huán)境與設(shè)備…………………………………………………10 第二章 德州儀器OMAP 開發(fā)套件…………………………………10 2- 1 OMAP介紹………………………………………………………10 2-1.1 OMAP是什麼?…….………………………………….…10 2-1.2 DSP的優(yōu)點(diǎn)……………………………………………....11 2- 2 OMAP Architecture介紹………………………………………...12 2-2-1 OMAP1510 硬體架構(gòu)………………………………….…12 2-2.2 OMAP1510軟體架構(gòu)……………………………………...12 2-2.3 DSP / BIOS Bridge簡(jiǎn)述…………………………………...13 2- 3 TI Innovator套件 -- OMAP1510 ……………………………..14 2-2.1 General Purpose processor -- ARM925T………………...14 2-2.2 DSP processor -- TMS320C55x …………………………15 2-2.3 IDE Tool – CCS …………………………………………15 2-2.4 Peripheral ………………………………………………..16 第三章 在OMAP1510上建構(gòu)Embedded Linux System…………….17 3- 1 嵌入式工具………………………………………………………17 3-1.1 嵌入式程式開發(fā)與一般程式開發(fā)之不同………….….17 3-1.2 Cross Compiling的GNU工具程式……………………18 3-1.3 建立ARM-Linux Cross-Compiling 工具程式………...19 3-1.4 Serial Communication Program………………………...20 3- 2 Porting kernel………………………………………………….…21 3-2.1 Setup CCS ………………………………………….…..21 3-2.2 編譯及上傳Loader…………………………………..…23 3-2.3 編譯及上傳Kernel…………………………………..…24 3- 3 建構(gòu)Root File System………………………………………..…..26 3-3.1 Flash ROM……………………………………………...26 3-3.2 NFS mounting…………………………………………..27 3-3.3 支援NFS Mounting 的kernel…………………………..27 3-3.4 提供NFS Mounting Service……………………………29 3-3.5 DHCP Server……………………………………………31 3-3.6 Linux root 檔案系統(tǒng)……………………………….…..32 3- 4 啟動(dòng)及測(cè)試Innovator音效裝置…………………………..…….33 3- 5 建構(gòu)支援DSP processor的環(huán)境…………………………...……34 3-5.1 Solution -- DSP Gateway簡(jiǎn)介……………………..…34 3-5.2 DSP Gateway運(yùn)作架構(gòu)…………………………..…..35 3- 6 架設(shè)DSP Gateway………………………………………….…36 3-6.1 重編kernel……………………………………………...36 3-6.2 DEVFS driver…………………………………….……..36 3-6.3 編譯DSP tool和API……………………………..…….37 3-6.4 測(cè)試……………………………………………….…….37 第四章 MP3 Player……………………………………………….…..38 4- 1 MP3 介紹………………………………………………….…….38 4- 2 MP3 壓縮原理……………………………………………….….39 4- 3 Linux MP3 player – splay………………………………….…….41 4.3-1 splay介紹…………………………………………….…..41 4.3-2 splay 編譯………………………………………….…….41 4.3-3 splay 的使用說明………………………………….……41 第五章 程式改寫………………………………………………...…...42 5-1 程式評(píng)估與改寫………………………………………………...…42 5-1.1 Inter-Processor Communication Scheme…………….....42 5-1.2 ARM part programming……………………………..…42 5-1.3 DSP part programming………………………………....42 5-2 程式碼………………………………………………………..……43 5-3 雙處理器程式開發(fā)注意事項(xiàng)…………………………………...…47 第六章 效能評(píng)估與討論……………………………………………48 6-1 速度……………………………………………………………...48 6-2 CPU負(fù)載………………………………………………………..49 6-3 討論……………………………………………………………...49 6-3.1分工處理的經(jīng)濟(jì)效益………………………………...49 6-3.2音質(zhì)v.s 浮點(diǎn)與定點(diǎn)運(yùn)算………………………..…..49 6-3.3 DSP Gateway架構(gòu)的限制………………………….…50 6-3.4減少IO溝通……………….………………………….50 6-3.5網(wǎng)路掛載File System的Delay…………………..……51 第七章 結(jié)論心得…
上傳時(shí)間： 2013-10-14
上傳用戶：a471778
實(shí)習(xí)目的 本實(shí)驗(yàn)將練習(xí)如何運(yùn)用 DSP EVM 產(chǎn)生弦波。使學(xué)生能夠加深瞭解 TMS320C6701 EVM 發(fā)展系統(tǒng)的基本操作，及一些周邊的運(yùn)作。 藉由產(chǎn)生弦波的實(shí)驗(yàn)，學(xué)習(xí)如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯(cuò)器（debugger） 。在硬體部份包括TMS320C67 的 浮點(diǎn) DSP 和在 EVM 板子上的類比晶片。
上傳時(shí)間： 2016-05-05
上傳用戶：sclyutian
快速傅立葉變換(FFT)技術(shù)是數(shù)字信號(hào)處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域，長(zhǎng)期以來一直是一個(gè)重要的研究課題。近年來，專用數(shù)字信號(hào)處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價(jià)格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進(jìn)行了算法的討論和比較，然后詳細(xì)論述了以浮點(diǎn)型DSP為核心的實(shí)現(xiàn)FFT算法的硬件平臺(tái)的設(shè)計(jì)。平臺(tái)的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲(chǔ)部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點(diǎn)型DSP芯片-TMS320VC33，數(shù)據(jù)存儲(chǔ)部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴(kuò)展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實(shí)序列FFT算法，用C語言進(jìn)行編程。最后部分是進(jìn)行軟硬件的聯(lián)合調(diào)試，并在此基礎(chǔ)上進(jìn)行了FFT算法實(shí)現(xiàn)。 論文結(jié)尾以實(shí)際的實(shí)驗(yàn)曲線分析驗(yàn)證了算法的正確性，同時(shí)針對(duì)實(shí)驗(yàn)中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實(shí)驗(yàn)結(jié)果表明采用浮點(diǎn)DSP實(shí)現(xiàn)FFT算法方便且有較高的實(shí)時(shí)性，可以應(yīng)用到電力系統(tǒng)諧波分析、振動(dòng)測(cè)試及鐵路檢測(cè)等各個(gè)領(lǐng)域。
上傳時(shí)間： 2013-04-24
上傳用戶：caixiaoxu26
隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng)，要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對(duì)數(shù)據(jù)處理能力提出越來越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù)，具有表述范圍寬，有效精度高等優(yōu)點(diǎn)，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)算和信號(hào)處理等領(lǐng)域有著廣泛的應(yīng)用。對(duì)浮點(diǎn)運(yùn)算的要求主要體現(xiàn)在兩個(gè)方面：一是速度，即如何快速有效的完成浮點(diǎn)運(yùn)算；二是精度，即浮點(diǎn)運(yùn)算能夠提供多少位的有效數(shù)字。 計(jì)算機(jī)性價(jià)比的提高以及可編程邏輯器件的出現(xiàn)，對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)讓設(shè)計(jì)師通過設(shè)計(jì)芯片來實(shí)現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。FPGA可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能，適用于高速、高密度，如運(yùn)算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)領(lǐng)域。 鑒于FPGA技術(shù)的特點(diǎn)和浮點(diǎn)運(yùn)算的廣泛應(yīng)用，本文基于FPGA將浮點(diǎn)運(yùn)算結(jié)合實(shí)際應(yīng)用設(shè)計(jì)一個(gè)觸摸式浮點(diǎn)計(jì)算器，主要目的是通過VHDL語言編程來實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開方等基本運(yùn)算功能。 (1)給出系統(tǒng)的整體框架設(shè)計(jì)和各模塊的實(shí)現(xiàn)，包括芯片的選擇、各模塊之間的時(shí)序以及控制、每個(gè)運(yùn)算模塊詳細(xì)的工作原理和算法設(shè)計(jì)流程； (2)通過VHDL語言編程來實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開方等基本運(yùn)算功能； (3)在Xilinx ISE環(huán)境下，對(duì)系統(tǒng)的主要模塊進(jìn)行開發(fā)設(shè)計(jì)及功能仿真，驗(yàn)證了基于FPGA的浮點(diǎn)運(yùn)算。
標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器
上傳時(shí)間： 2013-04-24
上傳用戶：咔樂塢
FFT/IFFT是時(shí)域信號(hào)與頻域信號(hào)之間轉(zhuǎn)換的基本運(yùn)算，是數(shù)字信號(hào)處理的核心工具之一，因此，它廣泛地應(yīng)用于許多領(lǐng)域。在數(shù)字化的今天，不論是在通信領(lǐng)域還是在圖像處理領(lǐng)域，對(duì)數(shù)字信號(hào)處理的速度、精度和實(shí)時(shí)性要求不斷提高。為滿足不斷提高的要求，國內(nèi)外不斷地推出各種FFT/IFFT處理器，主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復(fù)編程的特點(diǎn)及豐富資源，所以它受到廣泛的關(guān)注。 本論文就是一種基于FPGA實(shí)現(xiàn)浮點(diǎn)型數(shù)據(jù)的FFT及IFFT處理器，該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結(jié)構(gòu)，這種結(jié)構(gòu)可以使各級(jí)運(yùn)算并行處理，對(duì)輸入進(jìn)來的數(shù)據(jù)進(jìn)行連續(xù)處理，提高了運(yùn)算速度，滿足了系統(tǒng)的實(shí)時(shí)性要求；另外處理器所處理的數(shù)據(jù)是32位浮點(diǎn)型的，因此它同時(shí)提高了運(yùn)算的精度。
標(biāo)簽： FPGA IFFT FFT 浮點(diǎn)
上傳時(shí)間： 2013-07-12
上傳用戶：cuicuicui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
